KR930002962A

KR930002962A - 프로그램 가능한 제어기

Info

Publication number: KR930002962A
Application number: KR1019920012562A
Authority: KR
Inventors: 죠지 다께라; 다이 나까이; 고우시 사까이
Original assignee: 미요시 도시오; 마쯔시다 덴꼬 가부시끼가이샤
Priority date: 1991-07-15
Filing date: 1992-07-15
Publication date: 1993-02-23
Also published as: EP0523627A3; US5432911A; KR970001902B1; EP0523627A2

Abstract

내용 없음.

Description

프로그램 가능한 제어기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 양호한 실시예에 따른 멀티-CPU프로그램 가능한 제어기 시스템을 도시하는 블럭도,

제2도는 기판과 그위에 장착된 2개의 제어기 유니트 및 8개의 I/O 인터페이스 유니트를 갖는 프로그램 가능한 제어기의 개략적인 사시도,

제3도는 상기 프로그램 가능한 제어기내에서 이용되는 버스 조정기의 개략도,

제4도는 상기 버스 조정기를 구성하는 버스 선택기의 논리 회로.

Claims

I/O인터페이스 유니트중 각각 관련된 것에 각각 연결된 다수의 장비중 하나를 제어하기 위해 공통 I/O버스를 통해 다수의 I/O인터페이스 유니트중 하나를 액세스하도록 동작하는 멀티-CPU프로그램 가능한 제어기에 있어서, 한 버스 사이클내에 그것의 제어를 위해 상기 공통 I/O 버스를 통해 상기 I/O 인터페이스 유니트중 하나를 선택적으로 액세스하기 위한 액세스 신호를 발생하기 위해 서로 독립적으로 특정 프로그램에 따라 동작하는 각각의 CPU를 각각 포함하는 한쌍의 제어기 유니트, 상기 I/O 인터페이스 유니트 뿐만 아니라 상기 공통 I/O 버스와 함께 상기 제어기 유니트를 장착한 기판, 단일 샘플링 클럭을 발생하기 위해 상기 기판상에 제공된 버스 조정수단으로, 상기 제어기 유니트로부터 각각 상기 두 액세스 신호가 상기 한 버스 사이클내에 동일한 타이밍에서 인식될 때, 소정의 우선 순위(priority)에 따라 다른 제어기 유니트보다 상기 제어기 유니트중 하나에 우선순위를 제공하기 위해 결정하고, 한 선행(prior) 제어기로서 상기 한 제어기 유니트 및, 후속(posterior) 제어기로서 다른 제어기 유니트를 가정하며, 반면에, 상기 두 제어기 유니트로부터 상기 두 액세스 신호가 상기 한 버스 사이클내에 인식될 때 상기 제어기 유니트가 우선 그 액세스 신호를 발생하는지를 판정하여, 다른 제어기 유니트보다 상기 두 제어기 유니트중 한 유니트에 우선 순위를 제공하고, 션행 제어 유니트로서 상기 한 제어기 유니트 및, 후속 제어기 유니트로서 다른 제어기 유니트를 가정하도록 상기 두 제어기 유니트로부터 상기 액세스 신호를 관리하는 상기 버스 조정 수단과, 상기 선행 제어가 유니트가 상기 공통 I/O 버스를 이용하도록 하여, 상기 선행 제어기 유니트가 해당하는 I/O 인터페이스 유니트를 액세스하는 버스 사이클내에 액세스 신호를 상기 후속 제어기 유니트가 발생하는 동안 상기 후속 제어기 유니트를 정지시키기 위해 하드웨어-대기 신호를 제공하면서 상기 I/O 인터페이스 유니트에 해당하는 한 유니트를 액세스하고, 상기 후속 제어기 유니트가 상기 공통 I/O버스를 이용하도록하여 상기 선행 제어기 유니트로부터 해당하는 I/O인터페이스 유니트까지 액세스의 완료에 따라 상기 I/O 인터페이스 유니트에 해당하는 한 유니트를 액세스하는 상기 조정 수단을 포함하는 프로그램 가능한 제어기.
I/O 인터페이스 유니트중 각각 관련된 것에 각각 연결된 다수의 장비중 하나를 제어하기 위해 공통 I/O버스를 통해 다수의 I/O 인터페이스 유니트중 하나를 액세스하도록 동작하는 멀티-CPU프로그램 가능한 제어기에 있어서, 한 버스 사이클내에 제어하기 위해 상기 공통 I/O 버스를 통해 상기 I/O 인터페이스 유니트중한 유니트를 선택적으로 액세스하기 위한 액세스 신호를 발생하기 위해 서로 독립적으로 특정 프로그램에 따라 동작하는 각각의 CPU를 각각 포함하는 한쌍의 제어기 유니트, 상기 I/O 인터페이스 유니트 뿐만 아니라 상기 공통 I/O 버스와 함께 상기 제어기 유니트를 장착한 기판, 상이한 타이밍을 한정하는 상이한 위상의 두 샘플링 클럭을 발생하기 위해 상기 기판상에 제공된 버스 조정 수단으로, 상기 두 제어기 유니트로부터 각각 상기 두 액세스 신호가 상기한 버스 사이클내에 인식될 때, 상기 두 제어기 유니트중 한 유니트가 액세스 신호를 먼저 발생했는지 판단하기위해 상기 상이한 타이밍에서 각각 상기 두 제어기 유니트로부터 액세스 신호를 수신하므로서, 다른 제어기 유니트보다 상기 두 제어기 유니트중 한 유니트에 우선순위를 제공하고, 선행 제어 유니트로서 상기 한 제어기 유니트와, 후속 제어기 유니트로서 다른 제어기 유니트를 가정하는 상기 버스 조정 수단과, 상기 선행 제어기 유니트가 상기 공통 I/O 버스를 이용하도록 하여, 상기 선행 제어기 유니트가 해당하는 I/O 인터페이스 유니트를 액세스하는 버스 사이클내에 액세스 신호를 상기 후속 제어기 유니트가 발생하는 동안 상기 후속제어기 유니트를 정지시키기 위해 하드웨어-대기 신호를 제공하면서 상기 I/O 인터페이스 유니트에 해당하는 한 유니트를 액세스 하고,상기 후속 제어기 유니트가 상기 공통 I/O버스를 이용하도록 하여 상기 선행 제어기 유니트로부터 해당하는 I/O 인터페이스 유니트까지 액세스의 완료에 따라 상기 I/O 인터페이스 유니트에 해당하는 한 유니트를 액세스하는 상기 버스 조정 수단을 포함하는 프로그램 가능한 제어기.
제1항 또는 제2항에 있어서, 상기 기판은 상기 제어기 유니트 내부에 수신하기 위한 제1 및 재2슬롯이 각각 가지며, 상기 기판에는 상기 두 제어기 유니트와 제1 및 제2슬롯이 각가 상관 관계를 위한 수단과, 상기 I/O 인터페이스 유니트의 각각에 대한 공용 및 전용 데이터를 설정하기 위한 수단을 포함하는 I/O 인터페이스 유니트 조정기가 제공되고, 상기 공용 데이터는 해당하는 I/O 인터페이스 유니트가 상기 두 제어기 유니트에 의해 공통으로 제어되는지를 나타내며, 상기 전용 데이터는 상기 슬롯중 특정 슬롯과 상관 관계있는 상기 제어기 유니트중 한 유니트에 의해 해당하는 I/O 인터페이스 유니트가 독점적으로 제어되는지를 나타내는 프로그램 가능한 제어기.
제3항에 있어서, 상기 제어기 유니트는 상기 제어기 유니트 사이의 데이터를 교환하기 위해 상기 제어기 유니트의 외부에 제공된 한 공통 메모리를 통해 각각 상호 접속된 내부 메모리를 포함하고, 상기 공통 메모리는 더블-포트 RAM형태로 되어 있으며, 상기 내부 메모리 각각은 상기 제어기 유니트의 제어에 따라 상기 더블-포트 RAM을 통해 상기 제어기 유니트 사이에서 교환된 데이터를 기억하기 위한 특정 교환 데이터 영역을 내부에 한정하는 프로그램 가능한 제어기.
제3항에 있어서, 상기 제어기 유니트는 상기 제어기 유니트 사이의 데이터를 교환하기 위해 상기 제어기 유니트의 외부에 제공된 한 공통 메모리를 통해 각각 상호 접속된 내부 메모리를 포함하고, 상기 공통 메모리는 더블-포트 RAM형태로 되어 있으며, 상기 제어기 유니트 각각은 상기 더블-포트 RAM을 통해 상기 내부 메모리 사이의 위치에 의해 지정된 데이터를 전송하기 위한 상기 내부 메모리의 각각의 명령 표시 지정 위치를 갖는 프로그램 가능한 제어기.
I/O 인터페이스 유니트중 각각 관련된 것에 각각 연결된 다수의 장비중 하나를 제어하기 위해 공통 I/O 버스를 통해 다수의 I/O 인터페이스 유니트중 하나를 액세스하도록 동작하는 멀티-CPU프로그램 가능한 제어기에 있어서, 상기 장비중 관련된 한 장비를 제어하기 위한 상기 공통 I/O 버스를 통해 상기 I/O 인터페이스 유니트중 하나를 선택적으로 액세스하기 위한 액세스 신호를 발생하기 위해 서로 독립적으로 특정 프로그램에 따라 동작하는 각각의 CPU를 각각 포함하는 한쌍의 제어기 유니트, 상기 I/O 인터페이스 유니트 뿐만 아니라 상기 공통 I/O 버스와 함께 상기 제어기 유니트를 장착한 기판, 상이한 타이밍을 한정하는 상이한 위상을 제외한 동일한 버스 사이클의 다수의 샘플링 클럭을 발생하기 위해 상기 기판 상에 제공된 버스 조정 수단으로, 두 액세스 신호가 상기 한 버스 사이클내에 인식될 때, 상기 제어 유니트로부터 각각 발생된 상기 액세스 신호의 발생 순위를 판단하기 위해 상기 상이한 타이밍에서 각각 상기 두 제어기 유니트로부터 액세스 신호를 수신하여, 상기 제어기 유니트에 우선 순위를 제공하는 버스 조정 수단과, 제1우선순위 제어기 유니트가 상기 공통 I/O 버스를 이용하도록 하여, 상기 제1우선순위 제어기 유니트가 해당하는 I/O 인터페이스 유니트를 액세스하는 버스 사이클내의 액세스 신호를 상기 다른 제어기 유니트가 발생하는 동안 상기 다른 제어기 유니트를 정지시키기 위해 하드웨어-대기 신호를 제공하면서 상기 I/O 인터페이스 유니트에 해당하는 한 유니트를 액세스하고, 상기 다른 제어기 유니트 중 하나 상기 공통 I/O 버스를 이용하도록 하여 상기 제1우선순위 제어기 유니트로부터 해당하는 I/O 인터페이스 유니트까지 액세스의 완료에 따라 상기 I/O 인터페이스 유니트에 해당하는 하나를 액세스하는 상기 버스 조정수단을 포함하는 프로그램 가능한 제어기.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.