KR100292060B1 - 사설교환기에서기능모듈의메세지전송시스템 - Google Patents

사설교환기에서기능모듈의메세지전송시스템 Download PDF

Info

Publication number
KR100292060B1
KR100292060B1 KR1019980045537A KR19980045537A KR100292060B1 KR 100292060 B1 KR100292060 B1 KR 100292060B1 KR 1019980045537 A KR1019980045537 A KR 1019980045537A KR 19980045537 A KR19980045537 A KR 19980045537A KR 100292060 B1 KR100292060 B1 KR 100292060B1
Authority
KR
South Korea
Prior art keywords
bus
signal
message
transmission
common bus
Prior art date
Application number
KR1019980045537A
Other languages
English (en)
Other versions
KR19990044913A (ko
Inventor
황찬식
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Publication of KR19990044913A publication Critical patent/KR19990044913A/ko
Application granted granted Critical
Publication of KR100292060B1 publication Critical patent/KR100292060B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing
    • H04Q3/66—Traffic distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 사설 교환기(Private Branch Exchange)에서 기능 모듈(Functional Module) 간 공통 버스의 메세지 전송에 관한 것으로, 특히 메세지 전송이 요구될 때 공통 버스의 사용 요구에 대한 중재한 후 공통 버스를 사용하도록 한 사설 교환기에서 기능 모듈의 메세지 전송 시스템에 관한 것이다.
본 발명에 의해 사설 교환기에 있어서 시스템 내에서 기능을 수행하는 모듈 간에 메세지 전송이 요구될 때 마스터 모듈의 버스 요구 중재부에서 버스 사용 요구에 대한 중재함과 동시에 마스터 버스 제어기로부터 인가되는 FS 신호에 의해 전송할 수 있도록 함으로써, 안정적이고 효율적인 메세지 전송이 가능하며, 메세지 전송 방식을 직렬 방식과 병렬 방식을 동시에 지원함으로 시스템 요구에 따라 유연하게 대처할 수 있다.

Description

사설 교환기에서 기능 모듈의 메세지 전송 시스템
본 발명은 사설 교환기(Private Branch Exchange)에서 기능 모듈(Functional Module) 간 공통 버스의 메세지 전송에 관한 것으로, 특히 메세지 전송이 요구될 때 공통 버스의 사용 요구에 대한 중재한 후 공통 버스를 사용하도록 한 사설 교환기에서 기능 모듈의 메세지 전송 시스템에 관한 것이다.
일반적인 사설 교환기에 있어서 통신 방식에는 회선 교환과 패킷(Packet) 교환으로 나눌 수 있는데, 해당 패킷 교환이 현재 디지탈 교환기에 실현되는 통신 방식이다.
전화기에서 입력된 아날로그 음성 신호는 전화선 상을 전송하여 사설 교환기의 내선 인터페이스 회선으로 들어간다.
해당 회선은 디지탈 사설 교환기 속에서 음성 신호를 디지탈 신호로 변화시키는 A/D 변환 과정을 수행하는데, 해당 A/D 변환 과정에는 표본화(Sampling) 및 양자화(Quantizing) 과정이 있다.
해당 A/D 변환에 따라 디지탈화된 신호는 더우기 부호화 기능에 의해 PCM(Pulse Code Modulation) 디지탈 신호로 변화된 뒤, 디지탈 스위치 등으로 교환이나 처리 및 축척되어 상대의 전화기가 접속되는 내선 인터페이스 회선에 인가된다.
이에, 사설 교환기 내부의 신호 형식인 디지탈 신호를 다시 원래의 아날로그 신호로 변화시키는 D/A 변환 과정을 수행하여 전화선에 송출되어진다.
본 발명은 상술한 바와 같은 본 발명에 의해 사설 교환기에 있어서 시스템 내에서 기능을 수행하는 모듈 간에 메세지 전송이 요구될 때 마스터 모듈의 버스 요구 중재부에서 버스 사용 요구에 대한 중재함과 동시에 마스터 버스 제어기로부터 인가되는 FS 신호에 의해 전송할 수 있도록 함으로써, 안정적이고 효율적인 메세지 전송이 가능하며, 메세지 전송 방식을 직렬 방식과 병렬 방식을 동시에 지원함으로 시스템 요구에 따라 유연하게 대처함에 목적이 있다.
도 1은 본 발명의 실시예에 따른 사설 교환기에서 기능 모듈의 메세지 전송 시스템을 나타낸 구성 블록도.
도 2는 도 1에 있어 마스터 모듈을 나타낸 구성 블록도.
도 3는 도 1에 있어 슬레이브 모듈을 나타낸 구성 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
20 : 마스터 모듈 30-1 ~ 30-N : 슬레이브 모듈
21, 31 : 버스 제어기 22, 32 : CPU
23, 33 : 공유 메모리 21-1, 31-1 : 직/병렬 제어부
21-2, 31-2 : 메세지 송수신 제어부 21-3 : 메모리 중재부
21-4: 버스 요구 중재부
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 사설 교환기에서 기능 모듈의 메세지 전송 시스템은 마스터 버스 제어기, CPU 및 공유 메모리를 구비하며, 메세지 전송을 요구하거나 요구를 인가받아 공통 버스의 사용권을 중재함과 동시에 FS 신호를 제어선으로 송신하여 한 개의 노드 사용을 결정시켜 다른 노드로 메세지를 송수신할 수 있도록 하는 마스터 모듈과; 슬레이브 버스 제어기, CPU 및 공유 메모리를 구비하며, 상기 공통 버스를 통해 상기 마스터 모듈에 메세지의 전송을 요구하거나 상기 마스터 모듈에서 결정한 버스 사용 노드에 대한 정보를 인가받으며, 상기 제어선을 통해 인가되는 FS 신호에 따라 체크 섬 정보, 비지 신호 및 패리티 에러 신호와 함께 해당 메세지를 송수신할 수 있는 다수 개의 슬레이브 모듈을 포함하여 이루어진 것을 특징으로 한다.
한편, 상기 마스터 버스 제어기는 버스 사용 요구 신호를 생성시키고 상기 FS 신호에 동기를 맞춰 메세지의 송수신을 제어하며, 상기 공통 버스를 통해 인가되는 데이타와 자기 노드가 동일한지를 비교하고 체크 섬 정보, 비지 신호 및 패리티 에러 신호를 인가하여 재전송을 요구하는 메세지 송수신 제어부와; 상기 공유 메모리를 동시적으로 억세스하여 발생할 수 있는 데이타 충돌을 방지하고 전송 메세지를 상기 공유 메모리에 판독하거나 기록하는 메모리 중재부와; 상기 슬레이브 모듈 또는 마스터 모듈 자체의 버스 사용 요구 신호를 인가받아 버스 사용 노드를 결정하고 공통 버스 수신 방식을 수신측 슬레이브 모듈로 부터 요구 받아 전송 방식을 결정하여 송신측 슬레이브 모듈에게 알려 주며, FS 신호 및 클럭 신호를 발생시켜 주는 버스 요구 중재부와; 상기 메세지 송수신 제어부 및 상기 버스 요구 중재부와 상기 공통 버스 사이에서 전송 모드에 따라 직/병렬로 정보를 변환 시켜주는 직/병렬 제어부를 포함하여 이루어진 것을 특징으로 한다.
한편, 상기 슬레이브 버스 제어기는 버스 사용 요구 신호를 생성시키고 상기 FS 신호에 동기를 맞춰 메세지의 송수신을 제어하며, 상기 공통 버스를 통해 인가되는 데이타와 자기 노드가 동일한지를 비교하고 체크 섬 정보, 비지 신호 및 패리티 에러 신호를 인가하여 재전송을 요구하는 메세지 송수신 제어부와; 상기 공유 메모리를 동시적으로 억세스하여 발생할 수 있는 데이타 충돌을 방지하고 전송 메세지를 상기 공유 메모리에 판독하거나 기록하는 메모리 중재부와; 상기 메세지 송수신 제어부와 상기 공통 버스 사이에서 전송 모드에 따라 직/병렬로 정보를 변환시켜 주는 직/병렬 제어부를 포함하여 이루어진 것을 특징으로 한다.
이하 첨부된 도면을 참고하여 다음과 같이 설명한다.
도 1은 본 발명의 실시예에 따른 사설 교환기에서 기능 모듈의 메세지 전송 시스템을 나타낸 구성 블록도이고, 도 2는 도 1에 있어 마스터 모듈을 나타낸 구성 블록도이고, 도 3는 도 1에 있어 슬레이브 모듈을 나타낸 구성 블록도이다.
본 발명의 실시예에 따른 사설 교환기에서 기능 모듈의 메세지 전송 시스템의 구성은 도 1에 도시된 바와 같이, 마스터 모듈(20)과 다수 개의 슬레이브 모듈(30-1 ~ 30-N)를 포함하여 이루어진다.
여기서, 해당 마스터 모듈(20)과 다수 개의 슬레이브 모듈(30-1 ~ 30-N)은 각각 공통 버스(CB; Common Bus)와 제어선(CL; Control Line)에 연결되어 있다.
그리고, 해당 공통 버스(CB)와 해당 마스터 모듈(20)과 다수개의 슬레이브 모듈(30-1 ~ 30-N)간의 접속 방법은 공통 버스(CB)의 1개의 라인을 사용하는 직렬 연결 방식(SL;Serial Line)과, 공통 버스(CB) 모두를 사용한 병렬 연결 방식(PL;Parallel Line)이 있다.
이때, 마스터 모듈(20)에는 모든 공통 버스가 연결되어 있으며, 다수 개의 슬레이브 모듈(30-1 ~ 30-N)에 직렬 연결 방식(SL) 및 병렬 연결 방식(PL)으로 구성이 가능하다.
그리고, 해당 다수 개의 슬레이브 모듈(30-1 ~ 30-N)을 직/병렬 혼용 연결 방식(S/PL)도 가능하게 되어 있는데, 직렬 연결 방식(SL)으로 구성되면 직렬 수신 방식과 직렬 전송 방식만이 가능하며, 병렬 연결 방식(PL)으로 구성되면 직/병렬 수신 방식과 직/병렬 전송 방식이 모두 사용이 가능하다.
한편, 해당 제어선(CL)에는 클럭 신호(Clock), 패리티 에러 신호(Parity Error), 비지 신호(Busy), FS 신호(Frame Synchronous) 등이 있다.
한편, 상기 마스터 모듈(20)은 메세지 전송을 요구하고 한 개의 노드(Node)를 점유하고 메세지를 송수신할 수 있고 상기 공통 버스(CB)의 사용권을 중재할 수 있는 노드인데, 도 2에 도시된 바와 같이, 마스터 버스 제어기(21)와, CPU(22)와, 공유 메모리(23)를 포함하여 이루어져 있다.
여기서, 해당 마스터 버스 제어기(21)는 메세지 송수신을 담당하는 메세지 송수신 제어부(21-2)와, 상기 공유 메모리(23)를 동시적으로 억세스하여 발생할 수 있는 데이타 충돌을 방지하고 전송메세지를 상기 공유 메모리(23)로부터 판독하거나 상기 공유 메모리(23)로 기록하는 메모리 중재부(21-3)와, 상기 슬레이브 모듈(30-1 ~ 30-N) 또는 마스터 모듈(20)자체의 버스 사용 요구 신호를 인가받아 버스 사용 노드를 결정하고 공통 버스 수신 방식을 수신측 슬레이브 모듈(30-1 ~ 30-N)로 부터 요구 받아 전송 방식을 결정하여 송신측 슬레이브 모듈(30-1 ~ 30-N)에게 알려 주며, FS 신호 및 클럭 신호를 발생시켜 주는 버스 요구 중재부(21-4)와, 상기 메세지 송수신 제어부(21-2) 및 상기 버스 요구 중재부(21-4)와 공통 버스(CB)사이에서 전송 모드에 따라 직/병렬로 정보를 변환 시켜주는 직/병렬 제어부(21-1)를 포함하여 이루어진다.
한편, 상기 슬레이브 모듈(30-1 ~ 30-N)은 메세지의 전송을 요구하고 해당 메세지를 송수신할 수 있는 노드인데, 도 3에 도시된 바와 같이, 슬레이브 버스 제어기(31)와, CPU(32)와, 공유 메모리(33)를 포함하여 이루어져 있다.
여기서, 해당 슬레이브 버스 제어기(31)는 메세지 송수신을 담당하는 메세지 송수신 제어부(31-2)와, 상기 공유 메모리(33)를 동시적으로 억세스하여 발생할 수 있는 데이타 충돌을 방지하고 전송 메시지를 상기 공유 메모리로부터 판독하거나 상기 공유 메모리로 기록하는 메모리 중재부(31-3)와, 상기 메세지 송수신 제어부(31-2)와 공통 버스(CB)사이에서 전송 모드에 따라 직/병렬로 정보를 변환시켜 주는 직/병렬 제어부(31-1)를 포함하여 이루어진다.
본 발명의 실시예에 따른 사설 교환기에서 기능 모듈의 메세지 전송 시스템은 다음과 같은 동작을 수행한다.
먼저, 간략하게 설명하면, 임의의 시간에 공통 버스(CB)를 사용할 수 있는 노드는 하나 밖에 없으므로, 임의의 노드가 해당 공통 버스(CB)를 통해 메세지를 전송하고자하는 경우에 해당 공통 버스(CB)의 사용권을 얻어야만 해당 공통 버스(CB)를 사용하여 다른 노드로의 메세지 전송이 가능하게 된다.
즉, 첨부된 도면을 참고하여 좀 더 자세히 살펴보면, 마스터 모듈(20)내에 구비되어 있는 마스터 버스 제어기(21)의 버스 요구 중재부(21-3)에서 슬레이브 모듈(30-1 ~ 30-N) 또는 해당 마스터 모듈(20) 자체로부터 버스 사용 요구 신호를 인가받아 중재한 후, 해당 슬레이브 모듈(30-1 ~ 30-N) 또는 해당 마스터 모듈(20) 중의 하나에게 상기 공통 버스(CB)의 사용권을 주므로써 상기 공통 버스(CB)를 사용할 수 있도록 한다.
그러면, 첫 번째로 상기 공통 버스(CB)의 사용을 요구하는 방법을 살펴 보면, 상기 슬레이브 모듈(30-1 ~ 30-N)은 해당 버스 사용 요구 신호를 상기 공통 버스(CB)를 통해 상기 마스터 모듈(20)로 인가하는데, 메세지를 전송할 수 있는 모듈에는 고유의 노드 번호를 가지고 있으므로, 상기 마스터 모듈(20)로부터 인가되는 FS 신호를 기준으로 `P' 개의 클럭 사이클(Clock Cycle)에 `Q' 번째에 해당 버스 사용 요구 신호를 상기 공통 버스(CB)로 실게 된다.
여기서, 상기 `P'와 `Q'는 아래의 수학식 1과 같다.
P = `노드 번호 ÷ 버스 폭(Bus Width)'에 대한 몫의 값 + 1
Q = `노드 번호 ÷ 버스 폭'에 대한 나머지의 값
두 번째로, 메세지의 전송 절차를 살펴 보면, 상기 슬레이브 모듈(30-1 ~ 30-N)에서 각각 전송할 메세지가 존재하는 경우에 CPU(32)가 해당 전송하고자하는 메세지를 슬레이브 버스 제어기(31)를 통해 공유 메모리(33)에 기록한 하면 메모리 중재부(31-3)에서는 전송할 메세지가 있다는 것을 메세지 송수신 제어부(31-2)에게 알려주며, 해당 메세지 송수신 제어부(31-2)에서 버스 사용 요구 신호를 직/병렬 제어부(31-1)에 전달한다.
이에, 상기 직/병렬 제어부(31-1)에서는 상기 메세지 송수신 제어부(31-2)로 부터 인가되는 버스 사용 요구 신호를 전송 모드에 따라 직/병렬로 정보를 변환시켜 공통 버스(CB)를 통해서 상기 마스터 모듈(20)로 전송한다.
이에 따라, 상기 마스터 모듈(20)에 구비된 마스터 버스 제어기(21)는 상기 공통 버스(CB)를 통해 인가되는 버스 사용 요구 신호를 저장하고 라운드 로빈 방식으로 버스 사용 노드를 결정한 후, 상기 공통 버스(CB)를 통해 해당 버스 사용 노드를 알려 준다.
또한, 상기 마스터 버스 제어기(21)는 동기 신호(FS)와 클럭을 다수의 슬레이브 모듈(30-1 ~ 30-N)에 제공함으로 약속된 시간에 공통 버스(CB)를 통해서 정보를 제공하고 획득할 수 있다.
이에 따라, 다수의 슬레이브 모듈(30-1 ~ 30-N)에서는 상기 마스터 버스 제어기(21)에서 공통 버스(CB)를 통해서 제공하는 데이타를 자기 노드와 비교하여 해당 버스 사용권이 있는지의 여부를 판단하게 된다.
만약, 상기 슬레이브 모듈(30-1 ~ 30-N)에서 상기 버스 사용권을 얻는 경우에는 상기 공통 버스(CB)를 통해서 수신측의 노드 번호를 전송하게 된다.
이때, 버스 사용권을 얻지 못한 다른 노드의 슬레이브 모듈(30-1 ~ 30-N)에서는 수신 상태에 있게 되는데, 상기 버스 사용권을 가진 노드에서 전송한 상기 수신측 노드 번호 정보를 보고, 해당 정보가 자기 노드와 같을 경우에 상기 공통 버스(CB)를 통해서 수신 방식을 마스터 모듈(20)에게 전송하게 된다.
이에, 상기 마스터 모듈(20)에서는 상기 슬레이브 모듈(30-1 ~ 30-N)로 부터 수신 방식 정보를 획득하여 공통 버스(CB)로 송신 방식을 슬레이브 모듈(30-1 ~ 30-N)로 알려주게 된다.
이에 따라, 버스 사용권을 가진 슬레이브 모듈(30-1 ~ 30-N)에서는 상기 마스터 모듈(20)로 부터 전송된 송신 방식에 따라서 직렬 전송 방식(SL)이나 병렬 전송 방식(PL)의 전송 방식으로 나머지 정보를 전송하며 수신측에서는 마스터 모듈(20)에게 요구한 수신 방식으로 정보를 수신하게 된다.
또한, 메세지의 전송 측에서 메세지를 보낸 직후에 체크 섬(Check Sum) 정보를 추가로 전송하므로써, 수신 측에서 전송 시에 발생할 수 있는 에러를 감지하게 하고 비지 신호(Busy) 또는 패리티 에러선을 조작하여 재전송을 요구할 수 있도록 한다.
그리고, 상기 마스터 버스 제어기(21)와 슬레이브 버스 제어기(31)에 각각 구비된 메모리 중재부(21-3, 31-3)는 임의의 시간에 상기 CPU(22, 32)와 버스 제어기(21, 31)가 공유 메모리(23, 33)를 각각 억세스(Access) 가능하도록 함으로써, 해당 공유 메모리(23, 33)를 동시적으로 억세스하여 발생할 수 있는 데이타 충돌을 방지할 수 있다.
이 때, 제어선(CL)에는 상기 FS 신호, 패리티 에러 신호(Parity Error), 비지 신호(Busy)가 존재하므로, 전송 중에 일어날 수 있는 에러에 대해 송신 측에 알려 줘 에러가 발생할 경우에 재전송이 가능하도록 한다.
또한, 상기 마스터 버스 제어기(21)에 구비되어 있고 버스 사용권을 중재하는 버스 요구 중재부(21-3)는 모든 노드의 전송 우선 순위를 동일하게 봄으로써, 하나의 노드에 의해서 계속적으로 상기 공통 버스(CB)를 독점하여 사용하는 겻을 방지하도록 한다.
그리고, 상기 마스터 버스 제어기(21)와 슬레이브 버스 제어기(31)는 전송 메세지 중에 있는 길이 정보를 파악하여 해당 전송 메세지의 양을 알 수 있으므로 상기 공통 버스(CB) 상에 실리는 전송 메세지는 고정되지 않는다. 따라서, 쓸모없는 데이타가 상기 공통 버스(CB)를 점유하는 일이 없다.
이렇게 해서, 메세지 전송 모듈인 상기 마스터 모듈(20) 및 슬레이브 모듈(30-1 ~ 30-N)의 서로 간에 고정된 밴드폭(Band Width)을 가지는 상기 공통 버스(CB)를 보다 효율적으로 사용하게 하며, 메세지의 전송 시에 전송 측에 수신 측의 상태를 알려 줌으로써 상기 발생할 수 있는 에러에 대한 처리가 가능하게 된다.
또한, 상기 공통 버스(CB)의 사용권에 대한 중재 방법에 따라 우선 순위를 다르게 가져 갈 수 있으며, 가변적인 길이의 메세지에 대한 전송이 가능하게 된다.
그리고, 메세지 전송 방식을 직렬 방식과 병렬 방시을 동시에 지원함으로서 필요한 용도, 즉 높은 전송 속도가 요구되는 모듈에서는 병렬 전송 방법을 사용하고, 안정적인 전송 방식이 요구되면 직렬 전송 방식을 사용하여 시스템 요구에 따라 유연하게 대처할 수 있다.
이상과 같이, 본 발명에 의해 사설 교환기에 있어서 시스템 내에서 기능을 수행하는 모듈 간에 메세지 전송이 요구될 때 마스터 모듈의 버스 요구 중재부에서 버스 사용 요구에 대한 중재함과 동시에 마스터 버스 제어기로부터 인가되는 FS 신호에 의해 전송할 수 있도록 함으로써, 안정적이고 효율적인 메세지 전송이 가능하며, 메세지 전송 방식을 직렬 방식과 병렬 방식을 동시에 지원함으로 시스템 요구에 따라 유연하게 대처할 수 있다.

Claims (3)

  1. 마스터 버스 제어기(21), CPU(22) 및 공유 메모리(23)를 구비하며, 메세지 전송을 요구하거나 요구를 인가받아 공통 버스(CB)의 사용권을 중재함과 동시에 FS 신호를 제어선(CL)으로 송신하여 한 개의 노드 사용을 결정시켜 다른 노드로 메세지를 송수신할 수 있도록 하는 마스터 모듈(20)과; 슬레이브 버스 제어기(31), CPU(32) 및 공유 메모리(33)를 구비하며, 상기 공통 버스(CB)를 통해 상기 마스터 모듈(20)에 메세지의 전송을 요구하거나 상기 마스터 모듈(20)에서 결정한 버스 사용 노드에 대한 정보를 인가받으며, 상기 제어선(CL)을 통해 인가되는 FS 신호에 따라 체크 섬 정보, 비지 신호 및 패리티 에러 신호와 함께 해당 메세지를 송수신할 수 있는 다수 개의 슬레이브 모듈(30-1 ~ 30-N)을 포함하여 이루어진 것을 특징으로 하는 사설 교환기에서 기능 모듈의 메세지 전송 시스템.
  2. 제1항에 있어서,
    상기 마스터 버스 제어기(21)는 버스 사용 요구 신호를 생성시키고 상기 FS 신호에 동기를 맞춰 메세지의 송수신을 제어하며, 상기 공통 버스(CB)를 통해 인가되는 데이타와 자기 노드가 동일한지를 비교하고 체크 섬 정보, 비지 신호 및 패리티 에러 신호를 인가하여 재전송을 요구하는 메세지 송수신 제어부(21-2)와; 상기 공유 메모리(23)를 동시적으로 억세스하여 발생할 수 있는 데이타 충돌을 방지하고 전송 메세지를 상기 공유 메모리(23)에 판독하거나 기록하는 메모리 중재부(21-3)와; 상기 슬레이브 모듈(30-1 ~30-N) 또는 마스터 모듈(20)자체의 버스 사용 요구 신호를 인가받아 버스 사용 노드를 결정하고 공통 버스 수신 방식을 수신측 슬레이브 모듈(30-1 ~ 30-N)로 부터 요구 받아 전송 방식을 결정하여 송신측 슬레이브 모듈(30-1 ~ 30-N)에게 알려 주며, FS 신호 및 클럭 신호를 발생시켜 주는 버스 요구 중재부(21-4)와; 상기 메세지 송수신 제어부(21-2) 및 상기 버스 요구 중재부(21-4)와 상기 공통 버스(CB)사이에서 전송 모드에 따라 직/병렬로 정보를 변환 시켜주는 직/병렬 제어부(21-1)를 포함하여 이루어진 것을 특징으로 하는 사설 교환기에서 기능 모듈의 메세지 전송 시스템.
  3. 제1항에 있어서,
    상기 슬레이브 버스 제어기(31)는 버스 사용 요구 신호를 생성시키고 상기 FS 신호에 동기를 맞춰 메세지의 송수신을 제어하며, 상기 공통 버스(CB)를 통해 인가되는 데이타와 자기 노드가 동일한지를 비교하고 체크 섬 정보, 비지 신호 및 패리티 에러 신호를 인가하여 재전송을 요구하는 메세지 송수신 제어부(31-2)와; 상기 공유 메모리(33)를 동시적으로 억세스하여 발생할 수 있는 데이타 충돌을 방지하고 전송 메세지를 상기 공유 메모리(33)에 판독하거나 기록하는 메모리 중재부(31-3)와; 상기 메세지 송수신 제어부(31-2)와 상기 공통 버스(CB) 사이에서 전송 모드에 따라 직/병렬로 정보를 변환시켜 주는 직/병렬 제어부(31-1)를 포함하여 이루어진 것을 특징으로 하는 사설 교환기에서 기능 모듈의 메세지 전송 시스템.
KR1019980045537A 1997-11-17 1998-10-28 사설교환기에서기능모듈의메세지전송시스템 KR100292060B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19970060575 1997-11-17
KR97-60575 1997-11-17
KR1019970060575 1997-11-17

Publications (2)

Publication Number Publication Date
KR19990044913A KR19990044913A (ko) 1999-06-25
KR100292060B1 true KR100292060B1 (ko) 2001-07-12

Family

ID=37526192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045537A KR100292060B1 (ko) 1997-11-17 1998-10-28 사설교환기에서기능모듈의메세지전송시스템

Country Status (1)

Country Link
KR (1) KR100292060B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002680A (ko) * 1995-06-07 1997-01-28 김광호 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002680A (ko) * 1995-06-07 1997-01-28 김광호 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법

Also Published As

Publication number Publication date
KR19990044913A (ko) 1999-06-25

Similar Documents

Publication Publication Date Title
US5915101A (en) Arbitration in the case of a delaying bus coupling
JPH0748739B2 (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
JPS61290838A (ja) 電気通信交換装置
US4672604A (en) Time slot polling arrangement for multiple stage time division switch
US7698485B2 (en) Round-robin bus protocol
US6675245B1 (en) Apparatus and method for providing round-robin arbitration
KR100292060B1 (ko) 사설교환기에서기능모듈의메세지전송시스템
JPH0239144B2 (ko)
US4634812A (en) Method of transferring information between microcomputers in a decentralized process control system, particularly for telephone systems
JPH0476256B2 (ko)
JPS63155249A (ja) 装置間通信方式
KR100487218B1 (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JP3174663B2 (ja) 多重化サーバ方式における通信システム
US6865630B2 (en) Apparatus and method of preventing congestion in message transmission system
JP3033688B2 (ja) 多重通信システムのチャネル割付装置およびチャネル割付方法
KR100275069B1 (ko) 에취에스비인터페이스프로그램을이용한노드간메시지전송방법
JPH03185549A (ja) 共有バスのバス調停システム
JP2758752B2 (ja) 共通バス競合調停方式
KR100324281B1 (ko) 중앙 집중식 고속 데이터 전송 장치
JPH0583297A (ja) パケツト転送方式
JPH05160860A (ja) 通信装置
JPH04372241A (ja) 伝送装置
JPH02162450A (ja) データ伝送装置
JPH04934A (ja) 同報通信方式
JPH0644766B2 (ja) ディジタル加入者複合端末の制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20041227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee