JPH02162450A - データ伝送装置 - Google Patents

データ伝送装置

Info

Publication number
JPH02162450A
JPH02162450A JP63317531A JP31753188A JPH02162450A JP H02162450 A JPH02162450 A JP H02162450A JP 63317531 A JP63317531 A JP 63317531A JP 31753188 A JP31753188 A JP 31753188A JP H02162450 A JPH02162450 A JP H02162450A
Authority
JP
Japan
Prior art keywords
bus
data
signal
signals
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63317531A
Other languages
English (en)
Inventor
Shoji Daito
大東 尚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP63317531A priority Critical patent/JPH02162450A/ja
Publication of JPH02162450A publication Critical patent/JPH02162450A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデータ伝送装置にかがり、詳しくは、1台以上
の主装置と複数の従装置とがバスを介して接続され、主
装置から全ての従装置に対して一括して同一データを転
送可能なデータ伝送装置に関する。
(従来の技術) 従来、第3図に示すように主装置であるデータ処理部1
00L、 100.と複数の従装置である記憶部300
□、300□、 300.とがシステムバス5を介して
接続されたデータ伝送装置が知られている。
このデータ伝送装置において、データ処理部1001ま
たは100.から全ての記憶部300.、300□30
0゜に対して一括して同一データを転送する、いわゆる
ブロードキャスト通信を行う場合、データ処理部100
□または100□は、データをシステムバス5に出力し
た後にシステムで設定される一定時間を経過するとデー
タ転送サイクルを終了する方法が採用されている。この
方法は5例えば“Multi−BusU ITなどで使
用されている。
しかしながら、このようなデータ伝送装置では、各記憶
部300..3002.300.側においてデータの受
信が完全に終了したかどうかをデータ処理部100.。
1002側で確認することができない。そこで、他の従
来例として第4図に示すようなデータ伝送装置が提案さ
れており、このデータ伝送装置は、データ処理部100
□、 1002と記憶部3001.300□、 300
.とを複数のシステムバス5□、5□を介して接続する
ことにより構成されている。
かかるデータ伝送装置では、データ処理部100工また
は100□は全ての記憶部300□、 300.、30
0.に対しシステムバス51または5□を介して一括し
て同一データを転送すると共に、システムバス5□また
は51を介してデータ受信の完了を確認することができ
る。
(発明が解決しようとする課題) しかしながら第4図に示したデータ伝送装置においては
、データ処理部100□がシステムバス5□を使用して
一対一転送で記憶部300.をアクセスしている最中に
(図中■)、別のデータ処理部1001が別のシステム
バス51を使用して全ての記憶部300□、 3002
.300.に対するブロードキャスト通信を行った場合
(図中■)、記憶部300□において受信動作の競合が
起こり、ブロードキャスト通信のデータを正常に受信で
きないおそれがある。この不都合はデータ転送の設定時
間を充分長くすることで回避可能であるが、そうすると
競合がないときでもブロードキャスト通信に要する時間
が長くかかり、システムのスルーブツト(効率)が低下
してしまうという欠点がある。
一方、上記データ伝送装置において、各記憶部3001
、300.、300.がデータを受は取ったことを示す
信号(RDY信号)を各記憶部3001.3002.3
00.毎に予め割り当てておき、これらのRDY信号を
データ処理部100□、100□側で監視してブロード
キャスト通信を終了するという方法も考えられる。しか
しながらこの方法の場合、従装置としての記憶部が増加
するに従ってシステムバス5の信号線を多数専有してし
まうとともに、主装置であるデータ処理部11.12側
では従装置と同数のRDY信号を監視する必要があるた
め、その監視回路が複雑になるという問題がある。
本発明は、上記問題点を解消するためになされたもので
、その目的とするところは、簡単な回路構成でシステム
のスループットを低下させることなく高効率でブロード
キャスト通信が行えるようにしたデータ伝送装置を提供
することにある。
(課題を解決するための手段) 上記目的を達成するため、本発明は、ブロードキャスト
通信が可能なデータ伝送装置において、データ受信側の
各従装置には、主装置がら転送されたデータに対するデ
ータ受取終了信号がそれぞれ割り付けられると共に個々
の前記データ受取終了信号により動作するスイッチング
手段がそれぞれ設けられ、前記スイッチング手段を介し
て前記データ受取終了信号をバス上で結合してなる信号
を前記主装置の転送終了信号としたことを特徴とする。
(作用) 各従装置に設けられたスイッチング手段は、各々のデー
タ受取終了信号でオンオフ動作する。これらのスイッチ
ング手段を介した前記データ受取終了信号は、主装置と
の間のバス上でワイアードアンドの構成となり、全ての
従装置がデータを受は取った時点でバス上の転送終了信
号がアクティブとなる。主装置はこの転送終了信号を監
視しており、当該終了信号がアクティブになった時点で
全ての従装置がデータを受は取ったことを確認すること
ができる。
(実施例) 以下、本発明の一実施例を図面に基づいて説明する。
まず、第1図はこの実施例の構成を示すもので、同図に
おいて、データ伝送装置は、主装置であるデータ処理部
1と複数の従装置である記憶部3□。
3□、3.とがシステムバス5により接続されて構成さ
れており、データ処理部1がら全ての記憶部30,32
,3.に対してブロードキャスト通信が行えるようにな
っている。
ここで、記憶部3□# 3zt 33にはデータ受取終
了信号RDY、、 RDY2. RDY、がそれぞれ割
り当てられており、各記憶部3□、3□、3.には、こ
れらの終了信号RDY、、 RDY、、 RDY、で動
作するスイッチング手段としてのオープンコレクタ形イ
ンバータ30□、 302.30.がそれぞれ設けられ
ている。また、各インバータ301,30□、30.を
介したデータ受取終了信号RDYL、 RDY2.RD
Y、はシステムバス5上で結合されて信号RDYとなり
、この信号)IDYは主装置であるデータ処理部1への
転送終了信号となっている。これにより、転送終了信号
RDYはデータ受取終了信号RDY1. RDY2.R
DY、をワイアード・アンド接続したものとなる。
一方、データ処理部1は、アンド回路10、Jにフリッ
プフロップ11.12.オープンコレクタ形インバータ
13.14.15、バッファ16、データアドレスバッ
ファ17、優先設定部18.調停回路19及び内部バス
20を備えている。
アンド回路lOの一方の入力端子には転送要求信号1B
RQが入力され、アンド回路10の他方の入力端子には
システムバス5からのバス使用中信号BUSYが入力さ
れるようになっている。また、アンド回路10の出力は
JKフリップフロップ11のJ入力端子に入力され、そ
の出力は調停回路19に入力されるとともに、オープン
コレクタ形インバータ13を介してバス要求信号BRQ
として出力されるようになっている。
優先設定部18の出力は調停回路19に入力されており
、調停回路19は、バス調停信号ARBを生成してオー
プンコレクタ形インバータ14を介しシステムバス5に
出力するようになっている。また、調停回路19はバス
使用許可信号PMTを生成し、JKフリップフロップ1
1のに入力端子及びJにフリップ20ツブ12のJ入力
端子に入力している。
JKフリップフロップ12は、前記バス使用中信号BU
SYを生成し、そのQ出力端子からオープンコレクタ形
インバータ15を介してシステムバス5に出力する。ま
た、システムバス5の転送終了信号)tDYはバッファ
16を介して内部転送終了信号i RDYとなり、この
内部転送終了信号i RDYはJにフリップフロップ1
2のに入力端子に入力されている。
このように構成された実施例の作用を、第2図のタイミ
ングチャートを参照しつつ以下に説明する。まず、デー
タ処理部1はクロック信号CLXに同期して動作し、デ
ータ処理部1が記憶部3□。
3、.33に対してブロードキャスト通信を行う場合に
は次のように動作する。
始めに、データ処理部1は内部で転送要求信号i、BR
Qを発生する(to〜t6)、このとき、システムバス
5が使用中でなければ(バス使用中信号BLISY=“
1”のとき)、データ処理部1は、時刻t工においてバ
ス要求信号BRQとバス調停信号ARBとを順次出力す
る。ここで、バス調停信号ARBはデータ処理部1の優
先レベルを決める信号であり、優先設定部18によって
設定された優先レベルをシステムバス5に出力する。
調停回路19は、バス調停信号ARBによる当該データ
処理部1の優先レベルとシステムバス5上の優先レベル
とを比較し、他のデータ処理部が、バス調停信号ARB
を出力していない場合、または出力していてもその優先
レベルが当該データ処理部1より低い場合にバス使用許
可信号PMTを出力する(t1〜tよ)6すると、デー
タ処理部1は1時刻t2においてバス使用許可信号1)
MTによりバス使用中信号BUSYを立ち下げ、吹いで
バス要求信号IIRQを立ち上げ、かつアドレス/デー
タ/コントロール信号と共にシステムバス5に出力する
。なお、バス調停信号ARBは、バス要求48号BRQ
により立ち上げられる。
一方、各記憶部3□、3□、3.はシステムバス5上の
データを受は取り、その終了によってそれぞれデータ受
取終了信号RDY工、 RDY2. RDY、を送り出
す(ta〜11)。これらの終了信号RDY□、RDY
、。
RDY3が全て論理1′OI+のとき転送終了信号RD
Yが論理+111+となるので(ts〜し、)、これを
データ処理部1が監視し5時刻1Gにおいてバス使用中
信号BUSYを立ち上げ、ブロードキャスト通信を終了
する。
なお、第2図のタイミングチャートにおいて、aの部分
は各記憶部3.,32.3□のアクセスタイムが3□<
 3 g < 3 、lの場合であり、また、bの部分
は同じく3□〉3□〉33の場合を示している。
このように、本実施例では全ての記憶部3□。
32.3□からデータ受取終了信号RDY工、 RDY
、、 RDY3が出力された時点でシステムバス5上の
転送終了信号RDYがアクティブとなってブロードキャ
スト通信の完了をデータ処理部1が確認することができ
、データ処理部1はシステムバス5上の単一の信号線の
みを監視していればよいことになる。
なお、記憶部の数は上記実施例に何ら限定されないのは
勿論であり、また、従装置としては記憶部以外のもので
あってもよい。
(発明の効果) 以上述べたように本発明によれば、各従装置によるデー
タ受取終了信号をスイッチング手段を介してバス上で結
合し、この結合された信号をもって主装置の転送終了信
号としたため、データの正常性が保証され、さらに無駄
な待ち時間がなくなるためシステムのスループットが向
上するという効果がある。
また、主装置はバス上の単一の信号線により転送終了信
号を監視すればよいため、従装置が多数ある場合でもバ
ス上の信号線を多数専有するおそれがなく、シかも転送
終了信号の監視回路の構成も簡単になる等の利点を有す
る。
【図面の簡単な説明】
第1図は本発明の実施例を示す構成図、第2図は同実施
例の作用を説明するためのフローチャート、第3図及び
第4図は従来例を示す構成図である。 1・・・データ処理部 3L、32,3.・・・記憶部 5・・・システムバス 30、.30□、30.・・・オープンコレクタ形イン
バータ第3図 窮4図

Claims (1)

  1. 【特許請求の範囲】 主装置と複数の従装置とがバスを介して接続され、前記
    主装置から全ての前記従装置に対して一括して同一デー
    タを転送可能なデータ伝送装置において、 前記各従装置には、前記主装置から転送されたデータに
    対するデータ受取終了信号がそれぞれ割り付けられると
    共に個々の前記データ受取終了信号により動作するスイ
    ッチング手段がそれぞれ設けられ、前記スイッチング手
    段を介して前記データ受取終了信号を前記バス上で結合
    してなる信号を前記主装置の転送終了信号としたことを
    特徴とするデータ伝送装置。
JP63317531A 1988-12-15 1988-12-15 データ伝送装置 Pending JPH02162450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63317531A JPH02162450A (ja) 1988-12-15 1988-12-15 データ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63317531A JPH02162450A (ja) 1988-12-15 1988-12-15 データ伝送装置

Publications (1)

Publication Number Publication Date
JPH02162450A true JPH02162450A (ja) 1990-06-22

Family

ID=18089289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63317531A Pending JPH02162450A (ja) 1988-12-15 1988-12-15 データ伝送装置

Country Status (1)

Country Link
JP (1) JPH02162450A (ja)

Similar Documents

Publication Publication Date Title
EP0046203B1 (en) Multiprocessor arrangement with a common bus
AU639589B2 (en) Dynamic bus arbitration with grant sharing each cycle
KR100321490B1 (ko) 디지탈데이터를전달하기위한고속패킷버스아키텍쳐및그방법
JPH10503041A (ja) バス結合遅延時の調停方式
JPH03160545A (ja) インタフェース回路
JP3084218B2 (ja) 通信方法及び同期通信システム
JPH0981508A (ja) 通信方法及び装置
JPS61121150A (ja) 多点通信システム
JPH02162450A (ja) データ伝送装置
CN114641764A (zh) 总线系统及操作总线系统的方法
KR100487218B1 (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JP2632049B2 (ja) マルチプロセッサシステム
US8407385B2 (en) Bus arbitration system, a method of connecting devices of an IC employing a bus system and an IC
JPH04156741A (ja) ループ・バス転送方式
JPH11102341A (ja) データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法
KR100292060B1 (ko) 사설교환기에서기능모듈의메세지전송시스템
JPH11143825A (ja) バス調停機構
KR920000480B1 (ko) 인터럽트 버스의 중재 방법
JPH0719238B2 (ja) シリアルバス先行制御方式
JPH06161951A (ja) バス制御方式
JPS6390240A (ja) バス転送制御方式
JPH06149749A (ja) 複数プロセッサ間におけるデータ転送方式
JP2001290761A (ja) バスブリッジ
JPS61239350A (ja) バス制御方式
JPH09231163A (ja) Ioブリッジ