JP2001290761A - バスブリッジ - Google Patents

バスブリッジ

Info

Publication number
JP2001290761A
JP2001290761A JP2000103424A JP2000103424A JP2001290761A JP 2001290761 A JP2001290761 A JP 2001290761A JP 2000103424 A JP2000103424 A JP 2000103424A JP 2000103424 A JP2000103424 A JP 2000103424A JP 2001290761 A JP2001290761 A JP 2001290761A
Authority
JP
Japan
Prior art keywords
bus
relay
request
internal bus
relay internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000103424A
Other languages
English (en)
Inventor
Masahiro Takahashi
正宏 高橋
Kunio Yamaguchi
邦夫 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000103424A priority Critical patent/JP2001290761A/ja
Publication of JP2001290761A publication Critical patent/JP2001290761A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】 中継転送能力を向上させるバスブリッジを提
供する。 【解決手段】 バスブリッジにおいて、複数の送受信ポ
ート間を各個別信号線により接続する複数の中継内部バ
スと、第1アクセス要求を受信する受信部と、複数の中
継内部バスの中から第1アクセス要求が示すアクセス先
の外部バスに接続される送受信ポートに接続されたター
ゲットの第1中継内部バスを特定するターゲット特定部
と、第1中継内部バスがビジーであるか否かを判定する
判定部と、第1中継内部バスがビジーであるとき、複数
の中継内部バスの中から非ビジーである第2中継内部バ
スを選択する前記第1〜第3送受信ポートのそれぞれに
設けられたルート選択部と、記第1アクセス要求に基い
て前記ターゲット特定部により特定された前記第1中継
内部バス又は前記ルート選択部により選択された第2中
継内部バスに第1中継要求をする第1中継要求部とを具
備して構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、3つ以上の外部バ
スをインタフェースするバスブリッジに関する。
【0002】
【従来の技術】コンピュータシステムや通信システムに
おいて、CPU等がIOデバイスやLANコントローラ
や割り込みコントローラ等の複数の周辺装置に高速アク
セスするために、PCIバス、拡張PCIバス、システ
ムバス等、複数のバスによりこれらのデバイスが接続さ
れる。これら複数バスは、バスブリッジによりインタフ
ェースされる。
【0003】図16は、従来のバスブリッジの構成図で
ある。図16に示すように、従来のバスブリッジ2は、
バス3#Aに接続される送受信ポート4#A、バス3#
Bに接続される送受信ポート4#B、バス3#Cに接続
される送受信ポート4#C、バス3#Dに接続される送
受信ポート4#D、内部アービタ6及び内部共通バス8
を有する。
【0004】図17は、バス3#Aからバス3#Bへ中
継する時の従来のバスブリジのタイムチャートである。
図17を参照して、図16中のに示すようにバス3#
Aからバス3#Bにアクセス要求があった場合の動作を
説明する。バス3#Aは、PCIバスであり、バス3#
Bは、拡張PCIバスである。バス3#Aに接続される
アクセス元デバイスは、信号線frame#をアサート
すると共に信号線A/D及びc/be#にアドレス及び
コマンドを送信する。信号線irdy#をイネーブルに
する。送受信ポート4#Aは、信号線frame#がア
サートされると、信号線devsel#をイネーブルに
して、内部共通バス8の使用権を獲得するために個別の
使用要求信号線req#Aをアサートする。
【0005】内部アービタ6は、信号線req#Aがア
サートされると内部共通バス8が未使用ならば、個別の
使用許可通知信号線gnt#Aをアサートして、送受信
ポート4#Aに内部共通バス8の使用権を与える。共通
内部バス8の使用権が与えられた送受信ポート4#A
は、信号線bsをアサートして、信号線address
及び信号線Dataの有効期間を示す信号線dsをイネ
ーブルにする。そして、PCIバス3#Aより受信した
アドレス及びデータを信号線address及び信号D
ataに出力する。
【0006】送受信ポート4#Bは、信号線dsがイネ
ーブルになると、信号線Addressからアドレスを
受信すると、自身宛てのデータであると判断して、PC
Iバス3#Bにアクセス要求をする。PCIバス3#B
にアクセス先のデバイスにより信号線trdyがアサー
トされると、内部共通バス8の信号線dcをアサートす
る。送受信ポート4#Aは、信号線dcがアサートされ
ると、PCIバス3#Aに信号線trdy#をアサート
して正常終了を通知すると共に内部共通バス8の信号線
dsをディセーブルにして、内部共通バス8を開放す
る。
【0007】図18は、バス4#Aからバス4#Bへの
中継動作中にバス3#Dからバス3#Cへ中継する際の
従来のバスブリッジのタイムチャートである。
【0008】図16中のに示すようにバス3#Aから
バス3#Bへの中継アクセスによるデータ転送中にに
示すようにバス3#Dからバス3#C宛ての中継アクセ
スを送受信ポート4#Dが受信した場合には、図17に
示すように、送受信ポート4#Dは、使用要求信号線r
eq#Dをアサートする。内部アービタ6は、送受信ポ
ート4#Aが共通内部バス8を使用中なので、使用許可
通知信号線gnt#Bをネゲートする。送受信ポート4
#Aが共通内部バス8を開放すると、内部アービタ6
は、使用許可信号通知線gnt#Dをアサートして、共
通内部バス8の使用権を与える。送受信ポート4#D
は、使用許可信号通知線gnt#Dがアサートされる
と、共通内部バス8を使用して、バス3#Dからバス3
#C宛てのアクセスを中継する。
【0009】
【発明が解決しようとする課題】上述したように、バス
ブリッジは、CPUアクセスによるPCIバスから拡張
PCIバスへの中継アクセス、拡張PCIバスからシス
テムバスへのDMA転送アクセス、CPUアクセスによ
るPCIバスからIOバスへの中継アクセス等様々なア
クセスルートの中継処理を行う必要がある。
【0010】これら複数の中継アクセスは同時に競合す
る場合や、拡張PCIバスからシステムバスへのDMA
転送のように転送するデータ量が多い時などではアクセ
スが連続する場合がある。このような複数ルートへの中
継アクセスが競合した場合には、中継転送が完了するま
で競合した他ルートへの中継アクセスも待ち合わせるこ
とになるために中継アクセスが遅延してしまう。
【0011】また、共通内部バスで中継させるため中継
起動時にはバス競合を回避するために、バス獲得調停を
行う必要があり、その調停時間だけ中継アクセスが遅延
してしまう。更に、転送方向が異なる場合には、信号の
衝突を回避するために方向切り替え時には内部共通バス
が開放されてから一定時間経過後に内部共通バスを獲得
する必要があるため、方向切り替えロスも転送時間に加
算されることとなる。このような結果、中継アクセスの
転送効率を悪化させるという問題点がある。
【0012】本発明は、以上を鑑みてなされたものであ
り、中継アクセスの転送効率を向上させるバスブリッジ
を提供することを目的とする。
【0013】
【課題を解決するための手段】図1は、本発明の原理図
である。図1に示すように、バスブリッジ10は、第1
送受信ポート12#1、第2送受信ポート12#2及び
第3送受信ポート12#3を具備する。第i送受信ポー
ト12#i(i=1〜3)は、外部バス9#iをインフ
ェースする。第i送受信ポート12#iと第j送受信ポ
ート12#j(i≠j,i=1〜3,j=1〜3)との
間は、中継内部バス13#ijにより双方向に接続され
ている。各第i送受信ポート12#i(i=1〜3)
は、受信部14#i、ターゲット特定部16#i、判定
部18#i、ルート選択部20#i、第1中継要求部2
2#i、オーダ送信部24#i、第2中継要求部26#
i及び応答部28#iを有する。
【0014】以下、図1の動作説明をする。図1に示す
ように、外部バス9#1に外部バス9#2宛ての第1ア
クセス要求があったとする。受信部14#1は、第1
アクセス要求を受信する。ターゲット特定部16#1
は、第1アクセス要求が転送される外部バス9#2が
接続される送受信ポート12#2に接続される中継内部
バス13#12を特定する。ここで、中継内部バス13
#12がビジーであるとする。判定部18#1は、中継
内部バス13#12がビジーであると判断する。ルート
選択部20#1は、非ビジーの中継内部バス13#31
を中継バスとして選択する。第1中継要求部22#1
は、第1アクセス要求に対して、中継要求を中継内
部バス13#31にする。
【0015】オーダ送信部24#3は、中継内部バス1
3#31より中継要求を受信して、外部バス9#3に
オーダ転送をする。受信部14#3は、外部バス9#
3よりオーダ転送を受信する。ターゲット特定部16
#3は、オーダ転送が送出される外部バス9#2が接
続される送受信ポート12#2に接続される中継内部バ
ス13#23を特定する。ここで、中継内部バス13#
23が非ビジーであるとする。ルート選択部20#3
は、中継内部バス13#23が非ビジーであると判断す
る。第1中継要求部22#3は、オーダ転送に対し
て、中継要求を中継内部バス13#23にする。
【0016】オーダ送信部24#2は、中継内部バス1
3#23より中継要求を受信して、外部バス9#2に
オーダ転送をする。外部バス9#2より応答があっ
たとする。第2中継要求部26#2は、外部バス9#2
より応答を受信して、中継内部バス13#23に中継
要求をする。
【0017】応答部28#3は、中継内部バス13#2
3より中継要求を受信して、外部バス9#3に応答
をする。第2中継要求部26#3は、外部バス9#3よ
り応答を受信して、中継内部バス13#31に中継要
求をする。
【0018】応答部28#1は、中継要求を受信し
て、外部バス9#1に応答(10)をする。これにより、送
受信ポート12#1→送受信ポート12#3→送受信ポ
ート12#2→外部バス9#2へ中継転送が行われる。
【0019】好ましくは、中継内部バスがビジーである
ときに選択されるルートと優先度との関係を記憶する前
記第1〜第3送受信ポートのそれぞれに設けられた迂回
ルート管理テーブルを更に具備し、ルート選択部は、迂
回ルート管理テーブルに記憶された前記優先度に基いて
前記第2中継内部バスを選択する。これにより、迂回ル
ートが優先度に従って決定される。
【0020】更に、複数の外部バスのうち少なくとも1
つがインタロックバスであって、該インタロックバスに
接続される受信部は、アクセス要求を受信すると該アク
セス要求のサイクルにおいてリトライ要求をし、インタ
ロックバスに接続される応答部は受信部によりされたリ
トライ要求に対する第2アクセス要求がなされたとき
に、第2中継要求を受信すると、該第2アクセス要求の
サイクルにおいて、インタロックバスに応答する。これ
により、インタロックバスの場合、バスの転送効率及び
使用効率が向上する。
【0021】
【発明の実施の形態】図2は、本発明の実施形態による
バスブリッジを含むシステムの構成例を示す通信システ
ムの構成図である。図2に示すように、通信システム
は、装置30#1及び装置30#2より構成される。装
置30#1は、CPU32、MM34、PCIブリッジ
36、CPUシステムバス33、PCIバス37、バス
ブリッジ38、拡張PCIバス39、IO40#1,4
0#2,40#3、IOバス41、IO42#4,42
#5及びシステムバス44を有する。
【0022】CPU32は、IO40#1〜40#5及
び装置30#2と通信して、MM34に記憶された通信
制御プログラム等を実行する。CPUシステムバス33
は、CPU32とMM34及びPCIブリッジ36間を
接続するバスである。MM34はCPU32が実行する
通信制御プログラムやデータ等を記憶する主記憶であ
る。PCIブリッジ36は、CPUシステムバス33と
PCIバス37間を中継するブリッジである。PCIバ
ス37は、PCIブリッジ36とバスブリッジ38間を
接続するインタロック方式のバスである。インタロック
方式のプロトコルは、アクセス要求をしてから受信側よ
りリトライ要求や異常終了等が通知されない限り通信が
完了するまでは使用者がバスをロックする方式をいう。
【0023】バスブリッジ38は、3個以上のバス間の
アクセスを中継するバスブリッジであり、例えば、PC
Iバス37#A、拡張PCIバス37#B、システムバ
ス37#C及びIOバス37#Dの4個のバスアクセス
を中継する。拡張PCIバス37#Bは、IO40#
1,40#2、IO40#3及びバスブリッジ38に接
続されるPCIバスである。IO40#1は、例えば、
LANコントローラ、IO40#2は、例えば、磁気デ
ィスク等が接続されるSCSIコントローラ、IO40
#3は、例えば、二重化制御や割り込み制御等をするシ
ステム制御LSIである。IOバス37#Dは、IO4
0#4,40#5及びバスブリッジ38間を接続するバ
スである。IO40#4は、例えば、保守用端末であ
る。IO40#5は、例えば、フラッシュメモリであ
る。
【0024】システムバス37#Cは、バスブリッジ3
8と装置30#2中の図示しないバスブリッジを接続す
るスプリット方式のバスである。スプリット方式のバス
とは、アクセス元のデバイスがバスにアクセス要求を行
うと、直ぐにバスを開放する方式である。バスの使用時
間を短くしてバス使用待ち時間を短縮してバスアクセス
を高速に行うためである。
【0025】装置30#2は、CPU50、MM52、
CPUシステムバス53及び図示しないバスブリッジを
有する。CPU50は、MM52に記憶された通信プロ
グラム等を実行する。CPUシステムバス53は、CP
U50とMM52及びPCIブリッジ53間を接続する
バスである。MM52は、CPU50が実行する通信プ
ログラムやデータ等を記憶する主記憶である。DMAC
54は、DMAコントローラである。図示しないバスブ
リッジは、システムバス44とDMAC54間のアクセ
スを中継する。
【0026】図3は、図2中のバスブリッジ38の構成
図である。図3に示すように、バスブリッジ38は、各
バス37#i(i=A,B,C,D)毎に設けられた送
受信ポート60#i及び中継内部バス66#il,66
#im,66#in(iはA,B,C,Dのいずれかで
ある。l,m,nはiと異なり且つ互いに異なるA,
B,C又はDである)。送受信ポート60#iは、受信
ポート62#i及び送信ポート64#iを有する。尚、
本実施形態では、任意の2つの送受信ポート60#iと
送受信ポート60#j(i≠j)を双方向に別々の信号
線により接続する形態としているが、任意の2つの送受
信ポートについて1個の信号線を共有する啓形態として
も良いし、一部の送受信ポート間のみを双方向に接続す
る形態としても良い。
【0027】中継内部バス66#ij(i=A,B,
C,D,j=l,m,n))は、受信ポート62#iと
送信ポート64#jとの間を接続するバスであり、例え
ば、信号線start,cs,Address,Dat
a,completeから成る。信号線startは、
中継内部バス66#ijを使用するときにアサートされ
る信号線である。信号線csは、信号線Address
及びDataの有効期間を示す信号線である。信号線A
ddressは、送信先のアドレスを送出する信号線で
ある。信号線Dataは、データを送出する信号線であ
る。信号線completeは、アクセス終了信号を送
信する信号である。信号線completeのみが送信
ポート64#jより受信ポート62#iに送出される信
号線であり、他の信号線は、受信ポート62#iより送
信ポート64#jに送出される信号線である。尚、中継
内部バス66#ijは、勿論他のプトロコルであっても
良い。例えば、信号線Addressと信号線Data
を共通線にしてアドレス信号とデータ信号を多重化して
も良い。
【0028】図4は、図3中の送受信ポート60#iの
機能ブロック図である。図4に示すように、受信ポート
62#iは、外部バス受信部70#i及び中継バス送信
部72#iを有する。外部バス受信部70#iは、外部
バス37#iからクロックCLK1に同期してアクセス
要求を受信して、アクセス要求されたアドレスと中継す
るべき送信先のアドレスを登録したIOマップテーブル
を比較して、アクセス要求されたアドレスがIOマップ
ーテーブルに登録されていれば、中継内部バス送信部7
2#iにアクセス要求があった旨を通知すること、中継
内部バス送信部72#iより応答通知を受け取ると外部
バス37#iに終了通知をすることを行う。
【0029】更に、外部バス37#iが拡張PCIバス
37#Bの場合は、外部バス37#iよりアクセス要求
を受信した場合はPCIバスにリトライ要求をするこ
と、外部バス37#Bよりリトライアクセスされた場合
は、元のアクセス要求により中継内部バス送信部72#
iより終了通知を受けるまでウェイトしてから、また、
既に終了通知を受けている場合は直ぐに、拡張PCIバ
ス37#Bに終了の応答を送信する。このように、リト
ライ要求を行うのは、拡張PCIバスのようにインタロ
ック方式のバスであっても、IO40#1〜IO40#
3のように、複数のデバイスが接続される構成において
は、アクセス元デバイスが通信終了まで拡張PCIバス
をロックせずにアクセス要求を行うと拡張PCIバスを
一旦開放し、アクセス競合している他のデバイスにバス
使用権を与えてバス利用効率を向上させるためである。
【0030】尚、システムバス37#Cのようにスプリ
ット方式のバスでは、アクセス要求がなされると、バス
が開放されるので、外部バス受信ポート64#iは、リ
トライ要求をしない。また、PCIバス37#Aについ
てもリトライ要求をすることも考えられるが、本実施形
態では、PCIバス37#Aには、PCIブリッジ36
のみが接続される構成なのでバス競合が起こり難いので
リトライ要求を行わない。
【0031】中継内部バス送信部72#iは、外部バス
受信部70#iよりアクセス要求の通知を受けると送信
先アドレスから該当する中継内部バス66#ijを特定
すること、中継内部バス66#ijがビジー/非ビジー
のいずれであるかを判定すること、中継内部バス66#
ijがビジーならば、迂回ルートとなる中継内部バス6
6#ia(a=jの場合も含む)を選択すること、クロ
ックCLK2に同期して中継内部バス66#iaに中継
転送要求を行うこと、中継転送要求を行った中継内部バ
ス66#iaをビジーにすること、中継内部バス66#
iaに終了通知がアサートされると、外部バス受信部7
0#iに終了を通知すると共に中継内部バス66#ia
を非ビジーにすることを実行する。
【0032】迂回ルートの選択方法は、種々考えられる
が、例えば、現在非ビジーとなっている中継内部バス6
6#ikが有ればそれらの1つを迂回ルートとし、全て
がビジーであれば最先に非ビジーとなった中継内部バス
66#iaを迂回ルートとする方法、中継内部バス66
#ijが非ビジーとなるまでウェイトする方法、アクセ
ス要求に対するキャンセルを外部バス37#iに通知す
る方法等がある。また、迂回ルートの対象を一部に制限
したり、現在複数の迂回ルートが非ビジーであれば優先
度に従って迂回ルートを決定する方法も考えられる。
尚、本実施形態では、迂回/ウェイト及び優先度に従っ
て迂回ルートを決定する。
【0033】送信ポート64#iは、外部バス送信部7
6#i及び中継内部バス受信部74#iを有する。外部
バス送信部76#iは、中継内部バス受信部74#iよ
りオーダ転送を指示されると、外部バス37#iにオー
ダ転送を行うこと、外部バス37#iより応答を受信す
ると、中継内部バス受信部74#iに終了通知を行うこ
とを実行する。中継内部バス受信部74#iは、中継内
部バス66#ijより中継転送要求を受信すると、外部
バス送信部76にオーダ転送を指示すること、外部バス
送信部76#iより応答通知を受けると、該当する中継
内部バス66#ij中の信号線completeをアサ
ートすることにより、終了通知をすることを実行する。
【0034】送信ポート64#iが迂回ルートとなった
場合、例えば、外部バス37#Bから外部バス37#C
へ中継する場合に、中継内部バス66#BDに迂回され
て送受信ポート60#Dが迂回ルートとなったとき、送
信ポート64#Dから中継内部バス66#DCへの中継
を如何に行うかが問題となる。本実施形態では、送信ポ
ート64#iが中継内部バス66#jiより中継要求を
受け取ると、迂回に拘わらず外部バス37#iにオーダ
転送をして、受信ポート62#iがオーダ転送のアドレ
スに従って、オーダ転送を受信して、該当する中継内部
バス66#ikに中継要求をする。このように、迂回ル
ートの場合であっても、送信ポート64#i及び受信ポ
ート62#iに中継に係わる特別の処理を行わないので
回路が複雑となることがない。
【0035】図5は、図4中の中継内部バス送信部72
#iの機能ブロック図である。図5に示すように、中継
内部バス送信部72#iは、アクセス要求受信部80#
i、ルート判定部82#i、中継内部バス中継要求部8
4#i、アドレステーブル86#i、中継内部バス管理
テーブル88#i、迂回ルート管理テーブル90#i、
応答要求部92#i及び中継内部バス終了受信部94#
iを有する。
【0036】アクセス要求部80#iは、外部バス受信
部70#iよりアクセス要求通知を受け取ると、ルート
判定部82#iにアクセス要求があった旨をアドレス信
号及びデータ信号と共に出力する。ルート判定部82#
iは、アドレス信号を元にアドレステーブル86#iを
検索して、アドレス信号に該当する中継内部バス66#
ijを特定する。そして、中継内部バス管理テーブル8
8#iを参照して、中継内部バス66#ijがビジー/
非ビジーのいずれであるかを判定する。
【0037】非ビシーならば、中継内部バス66#ij
がビジーとなるよう中継内部バス管理テーブル88#i
を更新し、中継内部バス66#ijを中継ルートとし
て、選択する。
【0038】ビジーならば、迂回ルート管理テーブル9
0#iを参照して、迂回指定/ウェイト指定のいずれで
あるかを決定する。迂回指定ならば、迂回ルート管理テ
ーブル90#a及び中継内部バス管理テーブル88#i
を参照して、現在非ビジーである優先度の最も高い中継
内部バス66#ik又は最先に非ビジーとなった中継内
部バス66#iaを中継ルートとして選択する。ウェイ
ト指定ならば、中継内部バス管理テーブル88#iを参
照して、中継内部バス66#ijが非ビジーとなるまで
ウェイトしてから中継内部バス66#ijを中継ルート
として選択する。
【0039】選択した中継内部バス66#ij又は66
#ikがビジーとなるよう中継内部バス管理テーブル8
8#iを更新する。そして、選択した中継内部バス66
#ik又は66#ijを特定する情報と共にアドレス信
号及びデータ信号を中継内部バス中継要求部84#iに
出力する。
【0040】中継内部バス中継要求部84#iは、ルー
ト判定部84#iにより指示された中継内部バス66#
ij又は66#ikの信号線start,cs,Add
ress及びDataに、それぞれ該当するアドレス信
号やデータ信号等を送出することによりアクセス要求の
中継を要求する。
【0041】図6は、図5中のアドレステーブル86#
iの構成図である。図6に示すように、アドレステーブ
ル86#iは、アドレス及び分解アドレスから構成され
る。アドレスは、外部バス37#iより受信されるアド
レス信号により設定される送信先アドレスであり、全て
の送信先アドレスについて予め登録されている。分解ア
ドレスは、各アドレスについて、該アドレスのアドレス
信号が送信される外部バス37#jに接続される送信ポ
ート64#jに受信ポート62#iが接続される中継内
部バス66#ijを特定する情報であり予め登録されて
いる。
【0042】図7は、図5中の中継内部バス管理テーブ
ル88#iの構成図である。図7に示すように、中継内
部バス管理テーブル88#iは、図6で示された各分解
アドレスについて、該当する中継内部バス66#ijが
ビジー/非ビジーのいずれであるかを示すテーブルであ
る。
【0043】図8は、図5中の迂回ルート管理テーブル
90#iの構成図である。図8に示すように、迂回ルー
ト管理テーブル90#iは、各分解アドレスについて、
該分解アドレスに対応する中継内部バス66#ijがビ
ジーであったとき、迂回/ウェイトのいずれであるかを
指示する情報と迂回を指示する場合は迂回情報とを記憶
するテーブルであり、ヘッダテーブルとルート情報テー
ブルから構成される。ヘッダテーブルは、各分解アドレ
スについての、迂回/ウェイトのいずれかを指示する情
報及びルート情報アドレスを含む。
【0044】迂回は、現在非ビジーである優先度の最も
高い中継内部バス66#ik又は最先に非ビジーとなっ
た中継内部バス66#iaが中継ルートとして選択され
る指定である。ウェイトは、中継内部バス66#ijが
ビジーであるとき、中継内部バス66#ijが非ビジー
となるまでウェイトする指定である。これらの指定は、
送信先の外部バス37#jのバスプロトコルやバスアク
セスの高速性の要求度等により決定される。例えば、外
部バス37#jがCPU32等に接続される重要度の高
いバスであれば、迂回指定とする。
【0045】ルート情報テーブルアドレスは、ルート情
報テーブルの先頭アドレスである。ルート情報テーブル
は、優先度の高いものから順に分解アドレスを格納する
テーブルであり、例えば、優先度と分解アドレスから構
成される。例えば、迂回ルート管理テーブル90#Aに
ついては、分解アドレスBについて、優先度1=分解ア
ドレスD、優先度2=分解アドレスCのように設定され
る。優先度は、固定的に予め決定しても良いし、実トラ
ヒック等により動的に決定しても良い。
【0046】固定的に優先度を決定する場合は、分解ア
ドレスに対応する外部バス37#kの中でバス優先度の
低いものやトラヒックが少ないと予想されるものが高い
優先度を有するように優先度を設定する。動的に優先度
を決定する場合は、各分解アドレス毎にトラヒックをカ
ウントしておき、トラヒックの少ない分解アドレスから
順に高い優先度を設定する。
【0047】中継内部バス終了受信部94#iは、クロ
ックCLK2に従って中継内部バス66#ij中の信号
線completeより終了通知を受信して、中継内部
バス66#ijの通信が終了したことを応答要求部92
#iに通知する。更に、迂回ルート管理テーブル90#
i中の中継内部バス66#ijに該当する分解アドレス
を非ビジーとする。応答要求部92#iは、中継内部バ
ス終了受信部94#iより通知を受けて、外部バス受信
部70#iに応答を指示する。
【0048】図9は、図4中の中継内部バス受信部74
#iの機能ブロック図である。図9に示すように、図4
中の中継内部バス受信部74#iは、中継内部バスアク
セス要求受信部100#i、アクセス要求部102#
i、応答受信部104#i及び中継内部バス終了送信部
106#iを有する。中継内部バス中継要求受信部10
0#iは、クロックCLK2に同期して中継内部バス6
6#jiよりアクセス要求を受信すると、オーダ転送要
求部102#iにオーダ転送を通知する。オーダ転送要
求部102#iは、中継内部バス中継要求受信部102
#iよりオーダ転送要求の通知を受け取ると、外部バス
送信部76#iにオーダ転送を要求する。
【0049】応答受信部104#iは、外部バス受信部
70#iより応答の通知を受け取ると、中継内部バス終
了送信部106#iに通知する。中継内部バス終了送信
部106#iは、応答通知を受信すると、該当する中継
内部バス66#ji中の信号線completeに終了
をアサートする。
【0050】以下、図2の通信システムの動作説明をす
る。
【0051】図10は、拡張PCIバスに係わる外部バ
ス受信部の動作フローチャートである。図11は、中継
内部バス送信部の動作フローチャートである。図12
は、図5中のルート判定部の動作フローチャートであ
る。図13は、中継内部バス受信部の動作フローチャー
トである。
【0052】(a) 別ルート間の中継の競合した場
合、例えば、拡張PCIバス37#Bからシステムバス
37#Cへの中継アクセスとシステムバス37#Cから
PCIバス37#Aへの中継アクセスとが競合した場合
図14は、拡張PCIバス37#Bからシステムバス3
7#Cへの中継アクセスとシステムバス37#CからP
CIバス37#Aへの中継アクセスとが競合した場合の
図2の通信システムのタイムチャートである。
【0053】拡張PCIバス37#Bに接続される送信
元デバイスのIO40#1は、拡張PCIバス37#B
のバス使用権を獲得して、装置30#2中のMM52を
送信先デバイスとして、図14に示すように、アクセス
要求を拡張PCIバス37#Cに行う。バスブリッジ3
8中の外部バス受信部70#Bは、図10中のステップ
S2において、拡張PCIバス37#Bにアクセス要求
されたか否かを判定する。アクセス要求がされた場合
は、ステップS4に進む。アクセス要求がされなかった
場合は、ステップS2でウェイトする。
【0054】ステップS4において、外部バス受信部7
0#Bは、アクセス要求を受信して、アクセス要求に係
わるアドレスを記憶する。そして、リトライアクセスで
あるか否かを判定する。リトライアクセスならば、ステ
ップS6に進む。リトライアクセスでなければ、ステッ
プS10に進む。ここでは、リトライアクセスで無いの
で、ステップS10に進む。ステップS10において、
中継内部バス送信部72#Bにアクセス要求を通知す
る。そして、図14に示すように、クロックCLK1に
同期して、拡張PCIバス37#Bにリトライ要求を行
う。
【0055】中継内部バス送信部72#B中のアクセス
要求受信部80#Bは、図11中のステップS20にお
いて、外部バス受信部70#Bよりアクセス要求の通知
があったか否かを判定する。アクセス要求の通知が無け
れば、ステップS34に進む。アクセス要求の通知が有
れば、ステップS22に進む。アクセス要求受信部80
#Bは、ステップS22において、アクセス要求からア
ドレス、データ及びコマンドを受信して、ルート判定部
82#Bにアクセス要求を通知する。ルート判定部82
#Bは、ステップS24において、アクセス要求された
アドレスに従って、アドレステーブル86#Bを参照し
てアドレスに対応する分解アドレスを求める。本例で
は、MM52宛てのアドレスが指定されているので、シ
ステムバス37#Cに接続される送信ポート64#Cが
接続される中継内部バス66#BCの分解アドレスCが
得られる。
【0056】ルート判定部82#Bは、図12中のステ
ップS50において、中継内部バス管理テーブル88#
Bを参照して分解アドレスCに対応する中継内部バス6
6#BCがビジー/非ビジーのいずれであるかを判定す
る。中継内部バス66#BCがビジーならば、ステップ
S52に進む。中継内部バス66#BCが非ビジーなら
ば、ステップS62に進む。ステップS62において、
分解アドレスCを設定して、リターンする。ステップS
52において、分解アドレスに従って、迂回ルート管理
テーブル88#Bを参照して分解アドレスに該当する中
継内部バス66#Bjが迂回/ウェイトのいずれの指定
であるかを判定する。
【0057】迂回指定であれば、ステップS54に進
む。ウェイト指定であれば、ステップS60に進む。ス
テップS60において、ウェイトを設定してリターンす
る。本例では、中継内部バス66#BCが非ビジーであ
るので、ステップS62に進む。ステップS62におい
て、当該分解アドレスCを図示しないルート設定メモリ
に設定してリターンする。
【0058】図11中のステップS28において、ウェ
イト指定であれば、分解アドレスに対応する中継内部バ
ス66#BCが非ビジーとなるまでウェイトする。中継
内部バス中継要求部84#Bは、ステップS30におい
て、クロックCLK2に同期して、中継内部バス66#
BC中の信号線start、Adress及びData
に信号を設定することにより、中継要求をする。本例で
は、図14に示すように、中継内部バス66#BCに中
継要求をする。ルート判定部82#Bは、ステップS3
2において、中継内部バス管理テーブル88#Bの分解
アドレスに該当する非ビジー/ビジーをビジーにする。
ここでは、分解アドレスCをビジーとする。
【0059】中継内部バス受信部74#C中の中継内部
バス中継要求受信部100#Cは、図13中のステップ
S70において、中継内部バス66#Cj(j=A,
B,D)より中継要求があったか否かを判定する。中継
要求があれば、ステップS72に進む。ステップS72
において、クロックCLK2に同期して、中継内部バス
66#Bjより中継要求を受信して、オーダ転送要求部
102#Cに通知する。オーダ転送要求部102#C
は、ステップS74において、外部バス送信部76#C
にオーダ転送を指示する。
【0060】外部バス送信部76#Cは、アクセス要求
部102#Cよりアクセス要求が指示されると、図14
中の転送サイクルに示すように、信号線sbs#、s
bk3及びscad#にアドレスやコマンド等の信号を
設定することにより、システムバス37#Cにオーダ転
送をする。
【0061】ここで、図14中の転送サイクルが終了
して、転送サイクルに対する応答サイクルが開始す
るまでに装置30#2中のDMAC54が装置30#1
中のMM34等にアクセスするために、図14中の転送
サイクルに示すように、システムバス37#Cにアク
セス要求をしたとする。受信ポート62#Cは、システ
ムバス37#Cよりアクセス要求を受信して、図14に
示すように、受信ポート62#Bと同様にして、アクセ
ス要求が示すアドレスに該当する中継内部バス66#C
Aに中継要求を行うと共に中継内部バス66#CAをビ
ジーにする。ここでは、システムバス37#Cはスプリ
ツトバスなので、アクセス要求が行われるとバスが開放
されるので、インタロック方式の拡張PCIバスやPC
Iバスと異なりリトライ要求をしない。
【0062】中継内部バス受信部74#Aは、中継内部
バス受信部74#Cと同様にして、クロックCLK2に
同期して、中継内部バス66#CAより中継要求を受信
して、外部バス送信部76#Aにオーダ転送を指示す
る。外部バス送信部76#Aは、図14に示すように、
PCIバス37#Aにオーダ転送をする。PCIブリッ
ジ36は、図14に示すように、PCIバス37#Aよ
りオーダ転送を受信すると信号線devsel#及び信
号線trdy#をアサートすることにより終了を通知す
る。
【0063】一方、装置30#2は、図14中の転送サ
イクルにおいて、システムバス37#Cよりオーダ転
送を受信すると、アドレスに従ってMM52にアクセス
をする。そして、転送サイクルに続いて、信号線sb
s#、sbk#、scad#、sst#、sstvld
#に信号を設定することにより、図14中の応答サイク
ルに示すように、転送サイクルに対する応答サイク
ルを実行して、システムバス37#Cに終了を通知す
る。
【0064】外部バス送信部76#Cは、図14中の応
答サイクルにおいて、システムバス37#Cより終了
信号を受信すると、応答受信部104#Cに終了(応答
通知)を通知する。図13中のステップS78におい
て、応答受信部104#Cは、外部バス送信部76#C
より応答通知が有ったか否かを判定する。応答通知が有
れば、ステップS80に進む。応答通知がなければ、ス
テップS70に戻る。ここでは、応答通知が有ったの
で、ステップS80に進む。応答受信部104#Cは、
ステップS80において、図14に示すように、応答に
該当する中継内部バス66#CB中の信号線compl
eteをアサートすることにより終了通知を行う。
【0065】中継内部バス終了受信部94#Bは、図1
1中のステップS34において、中継内部バス72#B
j(j=A,C,D)より、終了通知が有ったか否かを
判定する。終了通知が無ければ、ステップS20に戻
る。終了通知が有れば、ステップS36に進む。ここで
は、中継内部バス66#BCより終了通知が有ったの
で、ステップS36に進む。応答要求部92#Bは、ス
テップS36において、外部バス受信部70#Bに応答
を要求する。ステップS38において、中継内部バス終
了受信部94#Bは、中継内部バス管理テーブル88#
B中の中継内部バス66#BCの分解アドレスを非ビジ
ーとする。
【0066】IO40#1は、拡張PCIバス37#B
よりリトライ要求を受信すると、拡張PCIバス37#
Bに既にアクセス要求をしたアドレス及びコマンド等を
再度送信することにより、リトライする。例えば、図1
4中の応答サイクルにおいて、リトライされたものと
する。外部バス受信部70#Bは、拡張PCIバス37
#Bよりリトライアクセスを受信する。外部バス受信部
70#Bは、図10中のステップS4において、アクセ
ス要求されたアドレスが記憶されているか否かにより、
リトライアクセスであるか否かを判定する。リトライア
クセスでなければ、ステップS10に進む。リトライア
クセスならば、ステップS6に進む。
【0067】ここでは、リトライアクセスされたので、
ステップS6に進む。外部バス受信部70#Bは、ステ
ップS6において、応答要求されたか否かを判定する。
応答要求されたならば、ステップS8に進む。応答要求
されていなければ、ステップS6でウェイトする。ここ
では、応答要求されたので、ステップS8に進む。外部
バス受信部70#Bは、ステップS8において、図14
に示すように、拡張PCIバス37#B中の信号線tr
dy#をアサートすることにより、終了を通知すると共
にリトライに係わるアドレスを削除する。これにより、
拡張PCIバス37#B→システムバス37#Cへの中
継が終了する。
【0068】一方、外部バス送信部76#Aは、PCI
バス37#Aより終了通知を受信すると、中継内部バス
受信部74#Aに終了通知をする。中継内部バス受信部
74#Aは、終了通知を受けると、図14に示すよう
に、中継内部バス66#CA中の信号線complet
eをアサートする。中継内部バス送信部74#Cは、中
継内部バス66#CAより終了通知を受信すると、外部
バス受信部70#Cに終了通知する。中継内部バス66
#CAを非ビジーとする。外部バス受信部70#Cは、
中継内部バス66#CAより終了通知を受けると、図1
4中の応答サイクルに示すように、転送サイクルに
対する応答をシステムバス37#Cに行う。これにより
システムバス37#C→PCIバス37#Aへの中継が
終了する。このように、拡張PCIバス37#B→シス
テムバス37#Cの中継とシステムバス37#C→PC
Iバス37#Aの中継とが競合しても、並列して中継を
行うことができるので中継転送効率が向上する。
【0069】(b) 同一ルートに対する競合、例え
ば、拡張PCIバス37#Bからシステムバス37#C
への中継要求アクセスが競合した場合図15は、拡張P
CIバス37#Bからシステムバス37#Cへの中継要
求アクセスが競合した場合の図2の通信システムのタイ
ムチャートである。
【0070】図15に示すように、例えば、IOバス4
0#1は、拡張PCIバス37#Bのバス使用権を獲得
して、アクセス要求をする。外部バス受信部70#B
は、拡張PCIバス37#Bよりアクセス要求を受信し
て、アクセス要求により示されるアドレス及びデータを
中継内部バス送信部72#Bに通知する。中継内部バス
送信部72#Bは、アドレスより分解アドレスCを特定
する。ここでは、分解アドレスCに該当する中継内部バ
ス66#BCが非ビジーであるとする。中継内部バス送
信部72#Bは、図15に示すように、中継内部バス6
6#BCに中継要求をする。外部バス受信部70#B
は、拡張PCIバス37#Bにリトライ要求をする。
【0071】中継内部バス受信部74#Cは、中継内部
バス66#BCより中継要求を受信すると、外部バス送
信部76#Cに通知する。外部バス送信部76#Cは、
図15中の転送サイクルに示すように、システムバス
37#Cにオーダ転送をする。このとき、システムバス
37#Cは、スプリットバスなので、転送サイクルが
終了すると開放される。IO40#1は、拡張PCIバ
ス37#Bよりリトライ要求を受信すると、拡張PCI
バス37#Bを開放する。
【0072】次に、IO40#3は、拡張PCIバス3
7#Bが開放されたので、図15に示すように、拡張P
CIバス37#Bに装置30#2へアクセス要求をした
とする。外部バス受信部70#Bは、拡張PCIバス3
7#Bよりアクセス要求を受信する。そして、アクセス
要求により示されるアドレス及びデータを中継内部バス
送信部72#Bに通知する。中継内部バス送信部72#
Bは、アドレスより分解アドレスCを特定する。このと
き、分解アドレスCに該当する中継内部バス66#BC
がビジーである。
【0073】中継内部バス送信部72#Bは、中継内部
バス66#BCがビジーなので、分解アドレスCが迂回
指定/ウェイト指定のいずれの指定であるかを判定す
る。ここでは、分解アドレスCが迂回指定されていると
する。中継内部バス送信部72#Bは、最も優先度の高
い非ビジーの分解アドレスを求める。ここでは、中継内
部バス66#BAが中継ルートとして選択されたものと
する。
【0074】中継内部バス送信部72#Bは、図15に
示すように、中継内部バス66#BAに拡張PCIバス
37#Bより受信したアドレス及びデータを出力するこ
とにより、中継要求を行う。そして、中継内部バス66
#BAをビジーとする。中継内部バス受信部74#A
は、中継内部バス66#BAより中継要求を受信して、
外部バス送信部76#Aに通知する。外部バス送信部7
6#Aは、図15に示すように、PCIバス37#Aに
通知されたアドレス、コマンド及びデータを送信するこ
とにより、オーダ転送をする。このように、外部バス送
信部76#Aは、迂回ルートとして選択されたか否かに
かかわらず、転送要求を受けると、PCIバス37#A
にオーダ転送するので、迂回ルートの場合でも、通常の
転送要求の場合と同じ処理を行う。
【0075】外部バス受信部70#Aは、中継する対象
のアドレスが記憶された図示しないIOマップテーブル
を有しており、PCIバス37#Aに送出されたオーダ
転送からアドレスを受信して、アドレスがIOマップテ
ーブルに登録されているか否かを判断する。このアドレ
スがIOマップテーブルに登録されているので、外部バ
ス受信部70#Aは、オーダ転送を受信して、中継内部
バス送信部72#Aに通知する。中継内部バス送信部7
2#Aは、オーダ転送に含まれるアドレスから分解アド
レスCを求めて、該分解アドレスCに該当する中継内部
バス66#ACがビジーであるか否かを判断する。ここ
では、中継内部バスACが非ビジーであるとする。
【0076】中継内部バス送信部72#Aは、図15に
示すように、中継内部バス66#ACに転送要求をす
る。尚、外部バス受信部70#Aは、拡張PCIバス3
7#Bの場合と同様にリトライ要求をしても良いが、P
CIバス37#Aにリトライ要求をしない。PCIバス
37#Aには、本例では、PCIブリッジ36のみが接
続されているので、PCIバス37#Aの競合を回避し
て、バス効率を向上させる必要性が少ないからである。
中継内部バス受信部72#Cは、中継内部バス66#A
Cより中継要求を受信して、外部バス送信部76#Cに
通知する。外部バス送信部76#Cは、図15中の転送
サイクルに示すように、システムバス37#Cにオー
ダ転送をする。
【0077】図示しないバスブリッジは、転送サイクル
において、システムバス37#Cよりオーダ転送を受
信すると、図15中の応答サイクルにおいて、オーダ
転送に対する応答を返す。外部バス送信部76#Aは、
応答サイクルにおいて、システムバス37#Cよりオ
ーダに対する応答を受信して、中継内部バス受信部74
#Cに応答を通知する。尚、この応答の通知には、応答
元を特定するアドレスの通知が含まれる。中継内部バス
受信部74#Cは、応答元のアドレスから中継内部バス
66#BCを特定して、中継内部バス66#BC中の信
号線completeをアサートして終了通知をする。
【0078】中継内部バス送信部72#Bは、中継内部
バス66#BC中の信号線completeがアサート
されると、外部バス受信部70#Bに終了を通知する。
中継内部バス66#BCに該当する分解アドレスを非ビ
ジーにする。外部バス受信部70#Bは、終了通知を受
けたアクセス要求に対するリトライアクセス要求を受信
すると、拡張PCIバス37#Bに応答を通知する。I
O40#1は、拡張PCIバス37#Bより応答を受信
して、拡張PCIバス37#Bを開放する。
【0079】同様に、図示しないバスブリッジは、転送
サイクルにおいて、システムバス37#Cよりオーダ
転送を受信すると、図15中の応答サイクルにおい
て、オーダ転送に対する応答を返す。外部バス送信部7
6#Aは、応答サイクルにおいて、システムバス37
#Cよりオーダに対する応答を受信して、中継内部バス
受信部74#Cに応答を通知する。
【0080】中継内部バス受信部74#Cは、応答元の
アドレスから中継内部バス66#ACを特定して、中継
内部バス66#AC中の信号線completeをアサ
ートして終了通知をする。中継内部バス送信部72#A
は、中継内部バス66#AC中の信号線complet
eがアサートされると、外部バス受信部70#Aに終了
を通知する。中継内部バス66#ACに該当する分解ア
ドレスを非ビジーにする。
【0081】外部バス受信部70#Aは、PCIバス3
7#Aに終了を通知する。外部バス送信部76#Aは、
PCIバス37#Aより終了を受信して、中継内部バス
受信部74#Aに応答を通知する。PCIバス37#A
を開放する。中継内部バス受信部74#Aは、応答元の
アドレスから中継内部バス66#BAを特定して、中継
内部バス66#BA中の信号線completeをアサ
ートして終了通知をする。
【0082】中継内部バス送信部72#Bは、中継内部
バス66#BA中の信号線completeがアサート
されると、外部バス受信部70#Bに終了を通知する。
中継内部バス66#BAに該当する分解アドレスを非ビ
ジーにする。外部バス受信部70#Bは、拡張PCIバ
ス37#Bに終了を通知する。外部バス受信部70#B
は、終了通知を受けたアクセス要求に対するリトライア
クセス要求を受信すると、拡張PCIバス37#Bに応
答を通知する。IO40#3は、拡張PCIバス37#
Bより応答を受信して、拡張PCIバス37#Bを開放
する。このようにして、1つのルートが塞がっている際
に同一ルートを使用するようなアクセス要求があった場
合でも、後からのアクセスを拒絶することなしに並列処
理させることができる。
【0083】
【発明の効果】以上説明したように、本発明によれば、
送受信ポート毎に中継内部バスを相互接続したので、中
継アクセスの並列処理が可能となり、中継内部バスがビ
ジーなば中継アクセスの迂回中継するのでバスブリッジ
の中継転送能力を向上することが可能となる。迂回ルー
トを優先度に従って決定することができ、より効率のよ
い中継が可能となる。更に、インタロックプロトコルの
場合、リトライ要求をすることにより、バスの使用効率
及び中継効率が向上する。
【図面の簡単な説明】
【図1】本発明の原理図である。
【図2】本発明の実施形態による通信システムの構成図
である。
【図3】図2中のバスブリッジの構成図である。
【図4】図3中の送受信ポートの機能ブロック図であ
る。
【図5】図4中の中継内部バス送信部の機能ブロック図
である。
【図6】図5中のアドレステーブル構成図である。
【図7】図5中の中継内部バス管理テーブル構成図であ
る。
【図8】図5中の迂回ルート管理テーブル構成図であ
る。
【図9】図4中の中継内部バス受信部の機能ブロック図
である。
【図10】拡張PCIバスでの外部バス受信部の動作フ
ローチャートである。
【図11】中継内部バス送信部の動作フローチャートで
ある。
【図12】図11中のルート選択のフローチャートであ
る。
【図13】中継内部バス受信部の動作フローチャートで
ある。
【図14】図2の通信システムのタイムチャートであ
る。
【図15】図2の通信システムのタイムチャートであ
る。
【図16】従来のバスブリッジの構成図である。
【図17】従来のバスブリッジのタイムチャートであ
る。
【図18】従来のバスブリッジのタイムチャートであ
る。
【符号の説明】
9#i(i=1〜3) 外部バス 10 バスブリッジ 12#i(i=1〜3) 受信部 14#i(i=1〜3) ターゲット特定部 18#i(i=1〜3) 判定部 20#i(i=1〜3) ルート選択部 22#i(i=1〜3) 第1中継要求部 24#i(i=1〜3) オーダ送信部 26#i(i=1〜3) 第2中継要求部 28#i(i=1〜3) 応答部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B014 EB01 GA02 GA05 GA13 GA15 GA37 GA38 GE04 5B061 BA02 BB16 BC09 CC09 FF22 RR07 5K033 AA01 BA04 CA06 CB18 DB18

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 それぞれが外部バスをインタフェースす
    る少なくとも第1〜第3送受信ポートを含むバスブリッ
    ジにおいて、 前記第1〜第3送受信ポート間を各個別信号線により接
    続する複数の中継内部バスと、 前記外部バスより第1アクセス要求を受信する前記第1
    〜第3送受信ポートに設けられた受信部と、 前記複数の中継内部バスの中から前記第1アクセス要求
    が示すアクセス先の外部バスに接続される送受信ポート
    に接続されたターゲットの第1中継内部バスを特定す
    る、前記第1〜第3送受信ポートのそれぞれに設けられ
    たターゲット特定部と、 前記第1中継内部バスがビジーであるか否かを判定する
    前記第1〜第3送受信ポートのそれぞれに設けられた判
    定部と、 前記第1中継内部バスがビジーであるとき、前記複数の
    中継内部バスの中から非ビジーである第2中継内部バス
    を選択する前記第1〜第3送受信ポートのそれぞれに設
    けられたルート選択部と、 前記第1アクセス要求に基いて前記ターゲット特定部に
    より特定された前記第1中継内部バス又は前記ルート選
    択部により選択された第2中継内部バスに第1中継要求
    をする前記第1〜第3送受信ポートのそれぞれに設けら
    れた第1中継要求部と、 中継内部バスより第1中継要求を受信して、該第1中継
    要求に基いて前記外部バスにオーダ転送をする前記第1
    〜第3送受信ポートのそれぞれに設けられたオーダ送信
    部と、 前記外部バスよりオーダ転送に対する応答を受信して、
    該オーダ転送に対応して第1中継要求された前記中継内
    部バスに第2中継要求をする前記第1〜第3送受信ポー
    トのそれぞれに設けられた第2中継要求部と、 中継内部バスより第2中継要求を受信して、前記外部バ
    スに応答すると共に該中継内部バスを非ビジーとする前
    記第1〜第3送受信ポートのそれぞれに設けられた応答
    部と、 を具備したことを特徴とするバスブリッジ。
  2. 【請求項2】 前記第1中継内部バスがビジーであると
    きに選択される中継内部バスと優先度との関係を記憶す
    る前記第1〜第3送受信ポートのそれぞれに設けられた
    迂回ルート管理テーブルを更に具備し、前記ルート選択
    部は、前記迂回ルート管理テーブルに記憶された前記優
    先度に基いて前記第2中継内部バスを選択することを特
    徴とする請求項1記載のバスブリッジ。
  3. 【請求項3】 前記複数の外部バスのうち少なくとも1
    つがインタロックバスであって、該インタロックバスに
    接続される前記受信部は、前記第1アクセス要求を受信
    すると該第1アクセス要求のサイクルにおいてリトライ
    要求をし、前記インタロックバスに接続される前記応答
    部は前記受信部によりなされたリトライ要求に対する第
    2アクセス要求がされたときに、前記第2中継要求を受
    信すると、該第2アクセス要求のサイクルにおいて、前
    記インタロックバスに応答することを特徴とする請求項
    1記載のバスブリッジ。
JP2000103424A 2000-04-05 2000-04-05 バスブリッジ Withdrawn JP2001290761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000103424A JP2001290761A (ja) 2000-04-05 2000-04-05 バスブリッジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000103424A JP2001290761A (ja) 2000-04-05 2000-04-05 バスブリッジ

Publications (1)

Publication Number Publication Date
JP2001290761A true JP2001290761A (ja) 2001-10-19

Family

ID=18617142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000103424A Withdrawn JP2001290761A (ja) 2000-04-05 2000-04-05 バスブリッジ

Country Status (1)

Country Link
JP (1) JP2001290761A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009525697A (ja) * 2006-02-01 2009-07-09 ジーイー・アビエイション・システムズ・エルエルシー 線形トポロジに限定されたバスを他のトポロジに拡張可能にするシステム及び方法
JP2012173927A (ja) * 2011-02-21 2012-09-10 Nec Corp 電子装置、集積装置、情報処理システム、および、処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009525697A (ja) * 2006-02-01 2009-07-09 ジーイー・アビエイション・システムズ・エルエルシー 線形トポロジに限定されたバスを他のトポロジに拡張可能にするシステム及び方法
US8542719B2 (en) 2006-02-01 2013-09-24 Ge Aviation Systems, Llc System and method for making busses limited to a linear topology extensible to other topologies
KR101338848B1 (ko) * 2006-02-01 2013-12-06 지이 애비에이션 시스템즈 엘엘씨 통신 시스템 및 방법
JP2012173927A (ja) * 2011-02-21 2012-09-10 Nec Corp 電子装置、集積装置、情報処理システム、および、処理方法

Similar Documents

Publication Publication Date Title
US5933610A (en) Predictive arbitration system for PCI bus agents
JP3084218B2 (ja) 通信方法及び同期通信システム
JPH02100166A (ja) マルチプロセッサシステム
JPH04230557A (ja) 直接メモリアクセス・コントローラ
CN110109847A (zh) Apb总线多个主设备的仲裁方法、系统及存储介质
KR100419679B1 (ko) 트랜잭션 요청 라우팅 방법
GB2365288A (en) Bus arbitration system
US7543093B2 (en) Method and system for stream burst data transfer
US5787263A (en) Method of an apparatus for controlling data transfer
CN1322721C (zh) 使用总线的预仲裁装置及其方法
JP2001290761A (ja) バスブリッジ
JP2000305893A (ja) Pciバス互換性を有するマスターおよびアービターと仲裁方法
US7043595B2 (en) Data transfer control device
JP2647035B2 (ja) バス制御回路
JP3328246B2 (ja) Dma転送方法およびそのシステム
JP3925105B2 (ja) マルチプロセッサシステム
JPH0248765A (ja) マルチプロセッサ間データ転送システム
JPH09269927A (ja) バスアクセス方法、バス、並びにバス接続システム
US6463491B1 (en) Data transfer making efficient use of time concerning bus arbitration
KR100813878B1 (ko) 무중재 amba 버스 제어 장치 및 제어 방법과 이를이용한 amba 버스 인터페이스 시스템
JP3458439B2 (ja) 情報処理装置
JPH11184805A (ja) バスシステム
JP2000244585A (ja) バスインタフェース回路
JP3626653B2 (ja) データ転送処理装置
JP2001320385A (ja) 計算機システムのパケット送受信方法、装置及びパケット送受信プログラム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605