JP2012173927A - 電子装置、集積装置、情報処理システム、および、処理方法 - Google Patents
電子装置、集積装置、情報処理システム、および、処理方法 Download PDFInfo
- Publication number
- JP2012173927A JP2012173927A JP2011034490A JP2011034490A JP2012173927A JP 2012173927 A JP2012173927 A JP 2012173927A JP 2011034490 A JP2011034490 A JP 2011034490A JP 2011034490 A JP2011034490 A JP 2011034490A JP 2012173927 A JP2012173927 A JP 2012173927A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- bus
- register
- slave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】電子装置は、第1のバスとは直接に接続され、第2のバスとは前記第2のバスに接続される第2の電子装置を経由して接続され、前記第1のバス、および、第2のバスに接続される第3の電子装置からのアクセスを、前記第1のバスから直接に、または、前記第2のバス、かつ、前記第2の電子装置を経由して受け取る。
【選択図】 図1
Description
第1のバスとは直接に接続され、第2のバスとは前記第2のバスに接続される第2の電子装置を経由して接続され、前記第1のバス、および、第2のバスに接続される第3の電子装置からのアクセスを、前記第1のバスから直接に、または、前記第2のバス、かつ、前記第2の電子装置を経由して受け取ることを特徴とする電子装置。
付記1記載の前記電子装置である第1の電子装置と、前記第2の電子装置と、前記第3の電子装置と、前記第1のバスと、前記第2のバスと、
を含むことを特徴とする集積装置。
前記第1のバスが正常に動作しない場合、前記第2のバス、かつ、前記第2の電子装置経由で、前記第1の電子装置にアクセスし、
前記第2のバスが正常に動作しない場合、前記第1のバス、かつ、前記第1の電子装置経由で、前記第2の電子装置にアクセスする前記第3の電子装置を含むことを特徴とする付記2記載の集積装置。
前記第1のバス、かつ、前記第1の電子装置経由の前記第2の電子装置へのアクセスを受け取ると、前記第2の電子装置に前記第1のバス経由のアクセスを受け取らせるように制御する前記第1の電子装置と、
前記第2のバス、かつ、前記第2の電子装置経由の前記第1の電子装置へのアクセスを受け取ると、前記第1の電子装置に前記第2のバス経由のアクセスを受け取らせるように制御する前記第2の電子装置と、
を含むことを特徴とする付記3記載の集積装置。
前記第2のバス、かつ、前記第2の電子装置経由のアクセスに対しては、前記第2の電子装置、かつ、前記第2のバス経由で応答する前記第1の電子装置と、
前記第1のバス、かつ、前記第1の電子装置経由のアクセスに対しては、前記第1の電子装置、かつ、前記第1のバス経由で応答する前記第2の電子装置と、
を含むことを特徴とする付記4記載の集積装置。
第1の入出力用レジスタを含む前記第1の電子装置である第1のスレーブデバイスと、
第2の入出力用レジスタを含む前記第2の電子装置である第2のスレーブデバイスと、
前記第1のバスが正常に動作しない場合、前記第2のバス、かつ、前記第2のスレーブデバイス経由で前記第1の入出力レジスタに対してアクセスし、
前記第2のバスが正常に動作しない場合、前記第1のバス、かつ、前記第1のスレーブデバイス経由で、前記第2の入出力レジスタに対してアクセスする前記第3の電子装置であるサービスプロセッサと、
を含むことを特徴とする付記5記載の集積装置。
前記サービスプロセッサから前記第1のバス経由で前記第2の入出力レジスタへのアクセスを受け取ると、前記第2のスレーブデバイスが動作中でなければ、ACKを応答し、動作中であれば、ACKを応答しない前記第1のスレーブデバイスと、
前記サービスプロセッサから前記第2のバス経由で前記第1の入出力レジスタへのアクセスを受け取ると、前記第1のスレーブデバイスが動作中でなければ、ACKを応答し、動作中であれば、ACKを応答しない前記第2のスレーブデバイスと、
を含むことを特徴とする付記6記載の集積装置。
付記7記載の集積装置と、
前記第1のスレーブデバイスに接続される第1のCPUと、
前記第2のスレーブデバイスに接続される第2のCPUと、
を含むことを特徴とする情報処理システム。
第1のバスから直接、または、第2のバス、かつ、第2の電子装置を経由して、アクセスを第1の電子装置に受け取ることを特徴とする処理方法。
前記第1のバスが正常に動作しない場合、前記第2のバス、かつ、前記第2の電子装置経由で、前記第1の電子装置にアクセスし、
前記第2のバスが正常に動作しない場合、前記第1のバス、かつ、前記第1の電子装置経由で、前記第2の電子装置にアクセスすることを特徴とする付記9記載の処理方法。
前記第1のバス、かつ、前記第1の電子装置経由の前記第2の電子装置へのアクセスを受け取ると、前記第2の電子装置に前記第1のバス経由のアクセスを受け取らせるように制御し、
前記第2のバス、かつ、前記第2の電子装置経由の前記第1の電子装置へのアクセスを受け取ると、前記第1の電子装置に前記第2のバス経由のアクセスを受け取らせるように制御することを特徴とする付記10記載の処理方法。
前記第2のバス、かつ、前記第2の電子装置経由のアクセスに対しては、前記第2の電子装置、かつ、前記第2のバス経由で応答し、
前記第1のバス、かつ、前記第1の電子装置経由のアクセスに対しては、前記第1の電子装置、かつ、前記第1のバス経由で応答する前記第2の電子装置と、
を含むことを特徴とする付記11記載の処理方法。
前記第1のバス経由で前記第2の入出力レジスタへのアクセスを受け取ると、前記第2の電子装置が動作中でなければ、ACKを応答し、動作中であれば、ACKを応答せず、
前記第2のバス経由で前記第1の入出力レジスタへのアクセスを受け取ると、前記第1の電子装置が動作中でなければ、ACKを応答し、動作中であれば、ACKを応答することを特徴とする付記12記載の処理方法。
01A 集積装置
80A 電子装置
50A バス
60A バス
05A 接続ライン
10A 電子装置
20A 電子装置
30A 電子装置
40A 電子装置
010 集積装置
020 情報処理システム
500 シリアルバス
600 シリアルバス
100 スレーブデバイス
101 セレクタ
102 データレジスタ
103 アドレスレジスタ
104 状態監視回路
105 自デバイス識別回路
106 他デバイス識別回路
107 レジスタセレクタ
108 調停回路
109 出力生成レジスタ
110 入出力用レジスタ
111 入出力用レジスタ
11n 入出力用レジスタ
120 バッファ
121 バッファ
122 バッファ
123 バッファ
124 ゲート
125 ゲート
126 AND
127 AND
128 AND
129 AND
171 内部アドレスレジスタ
172 選択回路
173 選択信号生成回路
174 ACK生成回路
181 調停部分回路
182 切り替え信号生成回路
183 ACK生成回路
200 スレーブデバイス
201 セレクタ
202 データレジスタ
203 アドレスレジスタ
204 状態監視回路
205 自デバイス識別回路
206 他デバイス識別回路
207 レジスタセレクタ
208 調停回路
209 出力生成レジスタ
210 入出力用レジスタ
211 入出力用レジスタ
21n 入出力用レジスタ
300 スレーブデバイス
400 スレーブデバイス
050 接続ライン
701 CPU
702 CPU
703 CPU
704 CPU
910 システムバス
920 主記憶装置
930 バスアダプタ
940 I/Oバス
951 I/Oプロセッサ
952 I/Oプロセッサ
961 I/O装置
962 I/O装置
963 I/O装置
964 I/O装置
Claims (10)
- 第1のバスとは直接に接続され、第2のバスとは前記第2のバスに接続される第2の電子装置を経由して接続され、前記第1のバス、および、第2のバスに接続される第3の電子装置からのアクセスを、前記第1のバスから直接に、または、前記第2のバス、かつ、前記第2の電子装置を経由して受け取ることを特徴とする電子装置。
- 請求項1記載の前記電子装置である第1の電子装置と、前記第2の電子装置と、前記第3の電子装置と、前記第1のバスと、前記第2のバスと、
を含むことを特徴とする集積装置。 - 前記第1のバスが正常に動作しない場合、前記第2のバス、かつ、前記第2の電子装置経由で、前記第1の電子装置にアクセスし、
前記第2のバスが正常に動作しない場合、前記第1のバス、かつ、前記第1の電子装置経由で、前記第2の電子装置にアクセスする前記第3の電子装置を含むことを特徴とする請求項2記載の集積装置。 - 前記第1のバス、かつ、前記第1の電子装置経由の前記第2の電子装置へのアクセスを受け取ると、前記第2の電子装置に前記第1のバス経由のアクセスを受け取らせるように制御する前記第1の電子装置と、
前記第2のバス、かつ、前記第2の電子装置経由の前記第1の電子装置へのアクセスを受け取ると、前記第1の電子装置に前記第2のバス経由のアクセスを受け取らせるように制御する前記第2の電子装置と、
を含むことを特徴とする請求項3記載の集積装置。 - 前記第2のバス、かつ、前記第2の電子装置経由のアクセスに対しては、前記第2の電子装置、かつ、前記第2のバス経由で応答する前記第1の電子装置と、
前記第1のバス、かつ、前記第1の電子装置経由のアクセスに対しては、前記第1の電子装置、かつ、前記第1のバス経由で応答する前記第2の電子装置と、
を含むことを特徴とする請求項4記載の集積装置。 - 第1の入出力用レジスタを含む前記第1の電子装置である第1のスレーブデバイスと、
第2の入出力用レジスタを含む前記第2の電子装置である第2のスレーブデバイスと、
前記第1のバスが正常に動作しない場合、前記第2のバス、かつ、前記第2のスレーブデバイス経由で前記第1の入出力レジスタに対してアクセスし、
前記第2のバスが正常に動作しない場合、前記第1のバス、かつ、前記第1のスレーブデバイス経由で、前記第2の入出力レジスタに対してアクセスする前記第3の電子装置であるサービスプロセッサと、
を含むことを特徴とする請求項5記載の集積装置。 - 前記サービスプロセッサから前記第1のバス経由で前記第2の入出力レジスタへのアクセスを受け取ると、前記第2のスレーブデバイスが動作中でなければ、ACKを応答し、動作中であれば、ACKを応答しない前記第1のスレーブデバイスと、
前記サービスプロセッサから前記第2のバス経由で前記第1の入出力レジスタへのアクセスを受け取ると、前記第1のスレーブデバイスが動作中でなければ、ACKを応答し、動作中であれば、ACKを応答しない前記第2のスレーブデバイスと、
を含むことを特徴とする請求項6記載の集積装置。 - 請求項7記載の集積装置と、
前記第1のスレーブデバイスに接続される第1のCPUと、
前記第2のスレーブデバイスに接続される第2のCPUと、
を含むことを特徴とする情報処理システム。 - 第1のバスから直接、または、第2のバス、かつ、第2の電子装置を経由して、アクセスを第1の電子装置に受け取ることを特徴とする処理方法。
- 前記第1のバスが正常に動作しない場合、前記第2のバス、かつ、前記第2の電子装置経由で、前記第1の電子装置にアクセスし、
前記第2のバスが正常に動作しない場合、前記第1のバス、かつ、前記第1の電子装置経由で、前記第2の電子装置にアクセスすることを特徴とする請求項9記載の処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011034490A JP5811544B2 (ja) | 2011-02-21 | 2011-02-21 | 集積装置、情報処理システム、および、処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011034490A JP5811544B2 (ja) | 2011-02-21 | 2011-02-21 | 集積装置、情報処理システム、および、処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012173927A true JP2012173927A (ja) | 2012-09-10 |
JP5811544B2 JP5811544B2 (ja) | 2015-11-11 |
Family
ID=46976794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011034490A Active JP5811544B2 (ja) | 2011-02-21 | 2011-02-21 | 集積装置、情報処理システム、および、処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5811544B2 (ja) |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140155A (ja) * | 1985-12-16 | 1987-06-23 | Nec Corp | 装置のデ−タバス自動切替回路 |
JPH01140361A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | チャネル診断機能付データ処理システム |
JPH0520288A (ja) * | 1991-07-15 | 1993-01-29 | Japan Aviation Electron Ind Ltd | 多重化コンピユータ内のデータ転送方法 |
JPH07182253A (ja) * | 1993-12-24 | 1995-07-21 | Mitsubishi Electric Corp | バスアダプタ及びバス多重化方式 |
JPH07302208A (ja) * | 1994-05-02 | 1995-11-14 | Mitsubishi Electric Corp | 保護継電装置 |
JPH0981469A (ja) * | 1995-09-08 | 1997-03-28 | Fujitsu Ltd | 二重化バスシステム |
JP2001034587A (ja) * | 1999-07-16 | 2001-02-09 | Nec Corp | マルチプロセッサシステム |
JP2001290761A (ja) * | 2000-04-05 | 2001-10-19 | Fujitsu Ltd | バスブリッジ |
US6473086B1 (en) * | 1999-12-09 | 2002-10-29 | Ati International Srl | Method and apparatus for graphics processing using parallel graphics processors |
JP2004355039A (ja) * | 2003-05-26 | 2004-12-16 | Toshiba Corp | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 |
JP2005500622A (ja) * | 2001-08-16 | 2005-01-06 | ニューイシス・インコーポレーテッド | データ転送ルーティングメカニズムを用いるコンピュータシステムパーティショニング |
JP2006260140A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | データ処理システム |
JP2006268267A (ja) * | 2005-03-23 | 2006-10-05 | Kyocera Mita Corp | バス制御システム |
JP2007034881A (ja) * | 2005-07-29 | 2007-02-08 | Seiko Epson Corp | 半導体集積回路 |
WO2009123933A1 (en) * | 2008-03-31 | 2009-10-08 | Advanced Micro Devices, Inc. | Peer-to-peer special purpose processor architecture and method |
-
2011
- 2011-02-21 JP JP2011034490A patent/JP5811544B2/ja active Active
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62140155A (ja) * | 1985-12-16 | 1987-06-23 | Nec Corp | 装置のデ−タバス自動切替回路 |
JPH01140361A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | チャネル診断機能付データ処理システム |
JPH0520288A (ja) * | 1991-07-15 | 1993-01-29 | Japan Aviation Electron Ind Ltd | 多重化コンピユータ内のデータ転送方法 |
JPH07182253A (ja) * | 1993-12-24 | 1995-07-21 | Mitsubishi Electric Corp | バスアダプタ及びバス多重化方式 |
JPH07302208A (ja) * | 1994-05-02 | 1995-11-14 | Mitsubishi Electric Corp | 保護継電装置 |
JPH0981469A (ja) * | 1995-09-08 | 1997-03-28 | Fujitsu Ltd | 二重化バスシステム |
JP2001034587A (ja) * | 1999-07-16 | 2001-02-09 | Nec Corp | マルチプロセッサシステム |
US6473086B1 (en) * | 1999-12-09 | 2002-10-29 | Ati International Srl | Method and apparatus for graphics processing using parallel graphics processors |
JP2001290761A (ja) * | 2000-04-05 | 2001-10-19 | Fujitsu Ltd | バスブリッジ |
JP2005500622A (ja) * | 2001-08-16 | 2005-01-06 | ニューイシス・インコーポレーテッド | データ転送ルーティングメカニズムを用いるコンピュータシステムパーティショニング |
JP2004355039A (ja) * | 2003-05-26 | 2004-12-16 | Toshiba Corp | ディスクアレイ装置及び同装置に適用されるキャッシュ一致化制御方法 |
JP2006260140A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | データ処理システム |
JP2006268267A (ja) * | 2005-03-23 | 2006-10-05 | Kyocera Mita Corp | バス制御システム |
JP2007034881A (ja) * | 2005-07-29 | 2007-02-08 | Seiko Epson Corp | 半導体集積回路 |
WO2009123933A1 (en) * | 2008-03-31 | 2009-10-08 | Advanced Micro Devices, Inc. | Peer-to-peer special purpose processor architecture and method |
Also Published As
Publication number | Publication date |
---|---|
JP5811544B2 (ja) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9164951B2 (en) | Multiprocessor system, execution control method and execution control program | |
JP6005392B2 (ja) | ルーティングのための方法及び装置 | |
JP2008517370A (ja) | データ処理システムと処理装置のキャッシュコヒーレンスを監視する方法 | |
US11281618B2 (en) | Methods and circuits for deadlock avoidance | |
US7783817B2 (en) | Method and apparatus for conditional broadcast of barrier operations | |
US9152524B2 (en) | Bus monitor circuit and bus monitor method | |
CN114203248A (zh) | 用于捕获和传输数据错误的电路和方法 | |
CN114265872B (zh) | 一种用于总线的互联装置 | |
KR101498452B1 (ko) | 복합 멀티-코어 및 멀티-소켓 시스템의 디버깅 | |
JP2018511860A (ja) | 統合プロセッサを備えたdram回路 | |
EP0348240A2 (en) | Microprocessor equipped with parity control unit on same chip | |
CN113778328B (zh) | 在半导体封装之间引导控制数据 | |
JP5413595B2 (ja) | 集積回路装置、電子機器 | |
US7130946B2 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
JPS63116236A (ja) | 情報処理装置 | |
JP4644720B2 (ja) | 制御方法、情報処理装置及びストレージシステム | |
JP5811544B2 (ja) | 集積装置、情報処理システム、および、処理方法 | |
JP2001168917A (ja) | 付加的なポートを有する集積回路 | |
EP2194458A2 (en) | Request processing device, request processing system, and access testing method | |
US20060117226A1 (en) | Data communication system and data communication method | |
JP2018142084A (ja) | 情報処理装置 | |
JP2020140380A (ja) | 半導体装置及びデバッグシステム | |
JP7202225B2 (ja) | 半導体装置及びデバッグシステム | |
US20020069311A1 (en) | Bus control device | |
JP3341738B2 (ja) | メモリのエラー検出方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5811544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |