JP2001034587A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JP2001034587A JP2001034587A JP11203754A JP20375499A JP2001034587A JP 2001034587 A JP2001034587 A JP 2001034587A JP 11203754 A JP11203754 A JP 11203754A JP 20375499 A JP20375499 A JP 20375499A JP 2001034587 A JP2001034587 A JP 2001034587A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- failure
- nodes
- communication
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 メモリへのアクセスがノード固有メモリ空間
及びノード間通信用メモリ空間のいずれへのアクセスで
あるかを容易に判別するとともに、メモリへのアクセス
時に発生した障害がノード固有メモリ空間及びノード間
通信用メモリ空間のいずれで発生した障害であるかを容
易に、かつ迅速に判別する。 【解決手段】 メモリコントローラ１１６−１において
は、メモリ１１３−１へのアクセス時に、通信ドライバ
１１５−１にて発行されたトランザクションに通信空間
アクセスフラグがセットされていることを確認した場合
にノード間通信用メモリ空間へのアクセスであると判断
されるとともに、トランザクションが保持され、メモリ
１１３−１へのアクセス時に障害が発生した時に、保持
されたトランザクションに通信空間アクセスフラグがセ
ットされていることを確認した場合に、ノード間通信用
メモリ空間に障害が発生したと判別される。
及びノード間通信用メモリ空間のいずれへのアクセスで
あるかを容易に判別するとともに、メモリへのアクセス
時に発生した障害がノード固有メモリ空間及びノード間
通信用メモリ空間のいずれで発生した障害であるかを容
易に、かつ迅速に判別する。 【解決手段】 メモリコントローラ１１６−１において
は、メモリ１１３−１へのアクセス時に、通信ドライバ
１１５−１にて発行されたトランザクションに通信空間
アクセスフラグがセットされていることを確認した場合
にノード間通信用メモリ空間へのアクセスであると判断
されるとともに、トランザクションが保持され、メモリ
１１３−１へのアクセス時に障害が発生した時に、保持
されたトランザクションに通信空間アクセスフラグがセ
ットされていることを確認した場合に、ノード間通信用
メモリ空間に障害が発生したと判別される。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のプロセッサ
及びメモリからなる複数のノードを有するマルチプロセ
ッサシステムに関し、特に、複数のノードのそれぞれ
が、内部に設けられたメモリを用いて互いにノード間通
信を行うマルチプロセッサシステムに関する。
及びメモリからなる複数のノードを有するマルチプロセ
ッサシステムに関し、特に、複数のノードのそれぞれ
が、内部に設けられたメモリを用いて互いにノード間通
信を行うマルチプロセッサシステムに関する。
【０００２】
【従来の技術】近年、ＣＰＵ等のプロセッサが複数設け
られたマルチプロセッサシステムにおいては、所定の単
位でシステムが分割され、分割されたシステム（以下、
ノードと称する）のそれぞれが、独立したマルチプロセ
ッサシステムとして運用可能なように構成されている。
られたマルチプロセッサシステムにおいては、所定の単
位でシステムが分割され、分割されたシステム（以下、
ノードと称する）のそれぞれが、独立したマルチプロセ
ッサシステムとして運用可能なように構成されている。
【０００３】このようなマルチプロセッサシステムにお
いては、ノードのそれぞれが、システムバスに複数のプ
ロセッサ及びメモリが接続されており、複数のプロセッ
サのそれぞれがメモリを共有することにより、ノードの
それぞれが独立したクラスタシステムとしても運用可能
である。
いては、ノードのそれぞれが、システムバスに複数のプ
ロセッサ及びメモリが接続されており、複数のプロセッ
サのそれぞれがメモリを共有することにより、ノードの
それぞれが独立したクラスタシステムとしても運用可能
である。
【０００４】更に、ノードのそれぞれの内部に設けられ
たメモリにおいては、その一部が他のノードとの間の通
信用として使用されるノード間通信用メモリ空間として
定義されており、このノード間通信用メモリ空間を用い
て、マルチプロセッサシステムにおける共通のプラット
フォーム内で、他のノードとの間で互いに通信が行われ
る。このような機能は、筐体内クラスタ機能と称され
る。
たメモリにおいては、その一部が他のノードとの間の通
信用として使用されるノード間通信用メモリ空間として
定義されており、このノード間通信用メモリ空間を用い
て、マルチプロセッサシステムにおける共通のプラット
フォーム内で、他のノードとの間で互いに通信が行われ
る。このような機能は、筐体内クラスタ機能と称され
る。
【０００５】なお、ノードのそれぞれの内部に設けられ
たメモリにおいては、ノード間通信用メモリ空間と定義
された以外の部分が、同じノード内に設けられたプロセ
ッサが共有するためのノード固有メモリ空間と定義され
る。
たメモリにおいては、ノード間通信用メモリ空間と定義
された以外の部分が、同じノード内に設けられたプロセ
ッサが共有するためのノード固有メモリ空間と定義され
る。
【０００６】筐体内クラスタ機能を有する一般的なマル
チプロセッサシステムにおいては、ノード間通信がプロ
トコルを用いて行われており、論理プロトコル層にはＶ
ＩＡ（Virtual Interconnect Architecture）等の通信
ドライバが用いられ、物理リンク層にＥｔｈｅｒやＦＣ
（ファイバーチャネル）等が用いられる。
チプロセッサシステムにおいては、ノード間通信がプロ
トコルを用いて行われており、論理プロトコル層にはＶ
ＩＡ（Virtual Interconnect Architecture）等の通信
ドライバが用いられ、物理リンク層にＥｔｈｅｒやＦＣ
（ファイバーチャネル）等が用いられる。
【０００７】なお、メモリにおけるノード間通信用メモ
リ空間は、上述した物理リンク層に相当するものであ
る。
リ空間は、上述した物理リンク層に相当するものであ
る。
【０００８】
【発明が解決しようとする課題】従来、ノード間通信用
メモリ空間にアクセスする場合、ノード固有メモリ空間
にアクセスする場合と同様に、メモリの内部に設けられ
たアドレスデコード回路を用いてアドレスがそのままデ
コードされていた。
メモリ空間にアクセスする場合、ノード固有メモリ空間
にアクセスする場合と同様に、メモリの内部に設けられ
たアドレスデコード回路を用いてアドレスがそのままデ
コードされていた。
【０００９】しかしながら、アドレスをそのままデコー
ドする場合、アドレスのデコードに多大な時間が消費さ
れたり、アドレスデコード回路の構成が複雑なものとな
り、ゲート量の増加やハードウェアのコストアップを招
いてしまうという問題点があった。
ドする場合、アドレスのデコードに多大な時間が消費さ
れたり、アドレスデコード回路の構成が複雑なものとな
り、ゲート量の増加やハードウェアのコストアップを招
いてしまうという問題点があった。
【００１０】また、メモリへのアクセス時に障害が発生
した場合、ノード間通信用メモリ空間で発生した障害と
ノード固有メモリ空間で発生した障害とでプロセッサの
障害処理が異なるため、障害が発生したメモリ空間を特
定する必要があるが、プロセッサにおいては、ノード間
通信用メモリ空間で発生した障害とノード固有メモリ空
間で発生した障害との見え方が同じであるため、障害が
発生したメモリ空間のアドレスを直接判断する必要があ
り、これにより、障害処理が複雑なものになってしまう
という問題点があった。
した場合、ノード間通信用メモリ空間で発生した障害と
ノード固有メモリ空間で発生した障害とでプロセッサの
障害処理が異なるため、障害が発生したメモリ空間を特
定する必要があるが、プロセッサにおいては、ノード間
通信用メモリ空間で発生した障害とノード固有メモリ空
間で発生した障害との見え方が同じであるため、障害が
発生したメモリ空間のアドレスを直接判断する必要があ
り、これにより、障害処理が複雑なものになってしまう
という問題点があった。
【００１１】また、メモリへのアクセス時に障害が発生
した場合、正常に動作しているノードに対して、障害が
発生したメモリが設けられたノードへのアクセスの抑止
や障害が発生したメモリが設けられたノードの切り離し
等を通知する必要があるが、障害が発生したメモリ空間
の判別が遅れると、正常なノードに障害が伝播される可
能性が高くなり、システムダウン等が発生してしまうと
いう問題点があった。
した場合、正常に動作しているノードに対して、障害が
発生したメモリが設けられたノードへのアクセスの抑止
や障害が発生したメモリが設けられたノードの切り離し
等を通知する必要があるが、障害が発生したメモリ空間
の判別が遅れると、正常なノードに障害が伝播される可
能性が高くなり、システムダウン等が発生してしまうと
いう問題点があった。
【００１２】このため、メモリへのアクセス時に障害が
発生した場合に、この障害がノード固有メモリ空間にお
ける障害及びノード間通信用メモリ空間における障害の
いずれであるかを容易に判別することができるマルチプ
ロセッサシステムが望まれていた。
発生した場合に、この障害がノード固有メモリ空間にお
ける障害及びノード間通信用メモリ空間における障害の
いずれであるかを容易に判別することができるマルチプ
ロセッサシステムが望まれていた。
【００１３】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、メモリへの
アクセスが、ノード固有メモリ空間へのアクセス及びノ
ード間通信用メモリ空間へのアクセスのいずれであるか
を容易に判別することができるマルチプロセッサシステ
ムを提供することを目的とする。
する問題点に鑑みてなされたものであって、メモリへの
アクセスが、ノード固有メモリ空間へのアクセス及びノ
ード間通信用メモリ空間へのアクセスのいずれであるか
を容易に判別することができるマルチプロセッサシステ
ムを提供することを目的とする。
【００１４】また、他の目的は、メモリへのアクセス時
に障害が発生した場合に、この障害がノード固有メモリ
空間における障害及びノード間通信用メモリ空間におけ
る障害のいずれであるかを容易に、かつ迅速に判別する
ことができるマルチプロセッサシステムを提供すること
にある。
に障害が発生した場合に、この障害がノード固有メモリ
空間における障害及びノード間通信用メモリ空間におけ
る障害のいずれであるかを容易に、かつ迅速に判別する
ことができるマルチプロセッサシステムを提供すること
にある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、複数のプロセッサと、該複数のプロセッサ
のそれぞれによってデータが記憶されるメモリとを具備
するセルからなる複数のノードと、該複数のノードのい
ずれかにて前記メモリに障害が発生した場合に該複数の
ノードのそれぞれに対して障害時に処理内容を通知する
サービスプロセッサとを有し、前記複数のノードのそれ
ぞれが、前記メモリにおけるメモリ空間の一部をノード
間通信用メモリ空間と設定し、前記メモリにおける前記
ノード間通信用メモリ空間にアクセスして互いにノード
間通信を行うマルチプロセッサシステムにおいて、前記
複数のノードのそれぞれは、前記ノード間通信用メモリ
空間へのアクセス時に、通信空間アクセスフラグをセッ
トしたトランザクションを発行する通信ドライバと、前
記メモリへのアクセス時に前記通信空間アクセスフラグ
を検出した場合に、前記メモリへのアクセスが前記ノー
ド間通信用メモリ空間へのアクセスであると判断するメ
モリアクセス制御部とを有することを特徴とする。
に本発明は、複数のプロセッサと、該複数のプロセッサ
のそれぞれによってデータが記憶されるメモリとを具備
するセルからなる複数のノードと、該複数のノードのい
ずれかにて前記メモリに障害が発生した場合に該複数の
ノードのそれぞれに対して障害時に処理内容を通知する
サービスプロセッサとを有し、前記複数のノードのそれ
ぞれが、前記メモリにおけるメモリ空間の一部をノード
間通信用メモリ空間と設定し、前記メモリにおける前記
ノード間通信用メモリ空間にアクセスして互いにノード
間通信を行うマルチプロセッサシステムにおいて、前記
複数のノードのそれぞれは、前記ノード間通信用メモリ
空間へのアクセス時に、通信空間アクセスフラグをセッ
トしたトランザクションを発行する通信ドライバと、前
記メモリへのアクセス時に前記通信空間アクセスフラグ
を検出した場合に、前記メモリへのアクセスが前記ノー
ド間通信用メモリ空間へのアクセスであると判断するメ
モリアクセス制御部とを有することを特徴とする。
【００１６】また、前記メモリアクセス制御部は、前記
通信ドライバにて発行されたトランザクションを保持す
るとともに、前記メモリへのアクセス時に発生した障害
を検出し、保持された前記トランザクションに前記通信
空間アクセスフラグがセットされていることを検出した
場合に、前記メモリへのアクセス時に発生した障害が前
記ノード間通信用メモリ空間における障害であると判断
することを特徴とする。
通信ドライバにて発行されたトランザクションを保持す
るとともに、前記メモリへのアクセス時に発生した障害
を検出し、保持された前記トランザクションに前記通信
空間アクセスフラグがセットされていることを検出した
場合に、前記メモリへのアクセス時に発生した障害が前
記ノード間通信用メモリ空間における障害であると判断
することを特徴とする。
【００１７】また、前記メモリアクセス制御部は、前記
ノード間通信用メモリ空間において障害が発生したと判
断した場合に、前記サービスプロセッサが前記複数のノ
ードのそれぞれに対して障害時の処理内容を通知するた
めの割り込み信号を生成して前記サービスプロセッサに
対して出力し、前記サービスプロセッサは、前記割り込
み信号が入力されると、該割り込み信号により障害の情
報を採取し、該障害の情報に基づく処理内容を、前記複
数のノードのそれぞれの内部に設けられた複数のプロセ
ッサに対して通知することを特徴とする。
ノード間通信用メモリ空間において障害が発生したと判
断した場合に、前記サービスプロセッサが前記複数のノ
ードのそれぞれに対して障害時の処理内容を通知するた
めの割り込み信号を生成して前記サービスプロセッサに
対して出力し、前記サービスプロセッサは、前記割り込
み信号が入力されると、該割り込み信号により障害の情
報を採取し、該障害の情報に基づく処理内容を、前記複
数のノードのそれぞれの内部に設けられた複数のプロセ
ッサに対して通知することを特徴とする。
【００１８】また、前記サービスプロセッサは、前記複
数のノードのそれぞれの内部に設けられた複数のプロセ
ッサに対して、ブロードキャスト割り込みを発生して前
記処理内容を通知することを特徴とする。
数のノードのそれぞれの内部に設けられた複数のプロセ
ッサに対して、ブロードキャスト割り込みを発生して前
記処理内容を通知することを特徴とする。
【００１９】また、前記複数のノードのそれぞれは、前
記セルを複数個有し、該複数のセルのうち、いずれかの
セルを分離させることを特徴とする。
記セルを複数個有し、該複数のセルのうち、いずれかの
セルを分離させることを特徴とする。
【００２０】また、前記メモリアクセス制御部は、前記
通信ドライバにて発行されたトランザクションを保持す
るトランザクション保持回路と、前記メモリへのアクセ
ス時に発生する障害の検出を行うメモリパリティチェッ
ク回路と、前記トランザクション保持回路に保持された
トランザクションに前記通信空間アクセスフラグがセッ
トされているか検出するとともに、前記メモリパリティ
チェック回路にて障害が検出された場合に、前記メモリ
に発生した障害が前記ノード間通信用メモリ空間におけ
る障害であると判断する障害判断部と、前記障害判断部
において前記ノード間通信用メモリ空間に障害が発生し
たと判断された場合に、前記割り込み信号を生成して前
記サービスプロセッサに対して出力するメモリ障害割り
込みラッチ回路とを有することを特徴とする。
通信ドライバにて発行されたトランザクションを保持す
るトランザクション保持回路と、前記メモリへのアクセ
ス時に発生する障害の検出を行うメモリパリティチェッ
ク回路と、前記トランザクション保持回路に保持された
トランザクションに前記通信空間アクセスフラグがセッ
トされているか検出するとともに、前記メモリパリティ
チェック回路にて障害が検出された場合に、前記メモリ
に発生した障害が前記ノード間通信用メモリ空間におけ
る障害であると判断する障害判断部と、前記障害判断部
において前記ノード間通信用メモリ空間に障害が発生し
たと判断された場合に、前記割り込み信号を生成して前
記サービスプロセッサに対して出力するメモリ障害割り
込みラッチ回路とを有することを特徴とする。
【００２１】また、複数のプロセッサと、該複数のプロ
セッサのそれぞれによってデータが記憶されるメモリと
を具備するセルからなる複数のノードと、該複数のノー
ドのいずれかにて前記メモリに障害が発生した場合に該
複数のノードのそれぞれに対して障害時に処理内容を通
知するサービスプロセッサとを有し、前記複数のノード
のそれぞれが、前記メモリにおけるメモリ空間の一部を
ノード間通信用メモリ空間と設定し、該ノード間通信用
メモリ空間にアクセスして互いにノード間通信を行うマ
ルチプロセッサシステムにおいて、前記複数のノードの
それぞれは、前記メモリにおけるノード間通信用メモリ
空間のアドレスが予め固定されており、前記メモリへの
アクセス時に前記メモリにおけるアドレスを特定し、該
アドレスに基づいて、前記メモリへのアクセスが前記ノ
ード間通信用メモリ空間へのアクセスであるかを判別す
るメモリアクセス制御部を有することを特徴とする。
セッサのそれぞれによってデータが記憶されるメモリと
を具備するセルからなる複数のノードと、該複数のノー
ドのいずれかにて前記メモリに障害が発生した場合に該
複数のノードのそれぞれに対して障害時に処理内容を通
知するサービスプロセッサとを有し、前記複数のノード
のそれぞれが、前記メモリにおけるメモリ空間の一部を
ノード間通信用メモリ空間と設定し、該ノード間通信用
メモリ空間にアクセスして互いにノード間通信を行うマ
ルチプロセッサシステムにおいて、前記複数のノードの
それぞれは、前記メモリにおけるノード間通信用メモリ
空間のアドレスが予め固定されており、前記メモリへの
アクセス時に前記メモリにおけるアドレスを特定し、該
アドレスに基づいて、前記メモリへのアクセスが前記ノ
ード間通信用メモリ空間へのアクセスであるかを判別す
るメモリアクセス制御部を有することを特徴とする。
【００２２】また、前記メモリアクセス制御部は、前記
メモリへのアクセス時に発生した障害を検出するととも
に、前記メモリにおける障害が発生した場所のアドレス
を特定し、該アドレスに基づいて、前記メモリへのアク
セス時に発生した障害が前記ノード間通信用メモリ空間
の障害であるかを判別することを特徴とする。
メモリへのアクセス時に発生した障害を検出するととも
に、前記メモリにおける障害が発生した場所のアドレス
を特定し、該アドレスに基づいて、前記メモリへのアク
セス時に発生した障害が前記ノード間通信用メモリ空間
の障害であるかを判別することを特徴とする。
【００２３】また、前記メモリアクセス制御部は、前記
ノード間通信用メモリ空間において障害が発生したと判
断した場合に、前記サービスプロセッサが前記複数のノ
ードのそれぞれに対して障害時の処理内容を通知するた
めの割り込み信号を生成して前記サービスプロセッサに
対して出力し、前記サービスプロセッサは、前記割り込
み信号が入力されると、該割り込み信号により障害の情
報を採取し、該障害の情報に基づく処理内容を、前記複
数のノードのそれぞれの内部に設けられた複数のプロセ
ッサに対して通知することを特徴とする。
ノード間通信用メモリ空間において障害が発生したと判
断した場合に、前記サービスプロセッサが前記複数のノ
ードのそれぞれに対して障害時の処理内容を通知するた
めの割り込み信号を生成して前記サービスプロセッサに
対して出力し、前記サービスプロセッサは、前記割り込
み信号が入力されると、該割り込み信号により障害の情
報を採取し、該障害の情報に基づく処理内容を、前記複
数のノードのそれぞれの内部に設けられた複数のプロセ
ッサに対して通知することを特徴とする。
【００２４】また、前記サービスプロセッサは、前記複
数のノードのそれぞれの内部に設けられた複数のプロセ
ッサに対して、ブロードキャスト割り込みを発生して前
記処理内容を通知することを特徴とする。
数のノードのそれぞれの内部に設けられた複数のプロセ
ッサに対して、ブロードキャスト割り込みを発生して前
記処理内容を通知することを特徴とする。
【００２５】また、前記複数のノードのそれぞれは、前
記セルを複数個有し、該複数のセルのうち、いずれかの
セルを分離させることを特徴とする。
記セルを複数個有し、該複数のセルのうち、いずれかの
セルを分離させることを特徴とする。
【００２６】(作用)上記のように構成された本発明にお
いては、ノードの内部に設けられたメモリにおけるノー
ド間通信用メモリ空間へのアクセス時に、通信ドライバ
において、通信空間アクセスフラグがセットされたトラ
ンザクションが発行され、メモリアクセス制御部におい
て、通信空間アクセスフラグが検出された場合に、ノー
ド間通信用メモリ空間へのアクセスであると判断され
る。
いては、ノードの内部に設けられたメモリにおけるノー
ド間通信用メモリ空間へのアクセス時に、通信ドライバ
において、通信空間アクセスフラグがセットされたトラ
ンザクションが発行され、メモリアクセス制御部におい
て、通信空間アクセスフラグが検出された場合に、ノー
ド間通信用メモリ空間へのアクセスであると判断され
る。
【００２７】また、メモリアクセス制御部においては、
通信ドライバにて発行されたトランザクションが保持さ
れるとともに、メモリへのアクセス時に発生した障害が
検出され、保持されたトランザクションに通信空間アク
セスフラグが検出された場合に、メモリへのアクセス時
に発生した障害がノード間通信用メモリ空間の障害であ
ると判断される。
通信ドライバにて発行されたトランザクションが保持さ
れるとともに、メモリへのアクセス時に発生した障害が
検出され、保持されたトランザクションに通信空間アク
セスフラグが検出された場合に、メモリへのアクセス時
に発生した障害がノード間通信用メモリ空間の障害であ
ると判断される。
【００２８】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００２９】図１は、本発明のマルチプロセッサシステ
ムの実施の一形態を示す図である。図１に示すように本
形態においては、複数のセル１１−１〜１１−ｎのそれ
ぞれからなるノード（Ｎｏｄｅ）１−１〜１−ｎと、ノ
ード１−１〜１−ｎのそれぞれの間で行われる通信用の
通信路を設定制御するクロスバースイッチ１２と、ノー
ド１−１〜１−ｎのいずれかにて障害が発生した場合に
ノード１−１〜１−ｎのそれぞれに対して処理内容を通
知するサービスプロセッサ（診断プロセッサ）１３とか
ら構成されており、ノード１−１〜１−ｎのそれぞれ
が、内部で通信を行うクラスタ機能を有するとともに、
ノード１−１〜１−ｎのそれぞれの間で互いに通信を行
う筐体内クラスタ機能を有している。
ムの実施の一形態を示す図である。図１に示すように本
形態においては、複数のセル１１−１〜１１−ｎのそれ
ぞれからなるノード（Ｎｏｄｅ）１−１〜１−ｎと、ノ
ード１−１〜１−ｎのそれぞれの間で行われる通信用の
通信路を設定制御するクロスバースイッチ１２と、ノー
ド１−１〜１−ｎのいずれかにて障害が発生した場合に
ノード１−１〜１−ｎのそれぞれに対して処理内容を通
知するサービスプロセッサ（診断プロセッサ）１３とか
ら構成されており、ノード１−１〜１−ｎのそれぞれ
が、内部で通信を行うクラスタ機能を有するとともに、
ノード１−１〜１−ｎのそれぞれの間で互いに通信を行
う筐体内クラスタ機能を有している。
【００３０】ノード１−１においては、プロセッサ（Ｐ
ｒｏｃ）１１１−１，１１２−１と、ノード間で行われ
る通信用のメモリ空間（以下、ノード間通信用メモリ空
間と称する）及びノード内で行われる通信用のメモリ空
間（以下、ノード固有メモリ空間と称する）を具備し、
これらのメモリ空間にてデータのリード及びライトが行
われるメモリ（Ｍ）１１３−１と、メモリ１１３−１に
おけるノード間通信用メモリ空間へのアクセス時に通信
空間アクセスフラグがセットされたトランザクションを
発行する通信ドライバ（Ｄ）１１５−１と、通信ドライ
バ１１５−１にて発行された通信空間アクセスフラグを
含むトランザクションを保持し、メモリ１１３−１への
アクセスが行われる場合に、この通信空間アクセスフラ
グに基づいてメモリ１１３−１へのアクセスがノード間
通信用メモリ空間へのアクセスであるかを判別するとと
もに、メモリ１１３−１へのアクセス時に障害が発生し
た場合に、この通信空間アクセスフラグに基づいてメモ
リ１１３−１へのアクセス時に発生した障害がノード間
通信用メモリ空間における障害であるかを判別するメモ
リアクセス制御部であるメモリコントローラ１１６−１
と、データの入出力制御を行うＩ／Ｏ（Input Output）
コントローラ１１４−１とがシステムバス１１７−１を
介して接続されており、メモリコントローラ１１６−１
においては、メモリ１１３−１へのアクセス時に発生し
た障害がノード間通信用メモリ空間における障害である
と判断された場合、サービスプロセッサ１３における障
害時の処理内容を決定するための割り込み信号が生成さ
れてサービスプロセッサ１３に対して出力される。
ｒｏｃ）１１１−１，１１２−１と、ノード間で行われ
る通信用のメモリ空間（以下、ノード間通信用メモリ空
間と称する）及びノード内で行われる通信用のメモリ空
間（以下、ノード固有メモリ空間と称する）を具備し、
これらのメモリ空間にてデータのリード及びライトが行
われるメモリ（Ｍ）１１３−１と、メモリ１１３−１に
おけるノード間通信用メモリ空間へのアクセス時に通信
空間アクセスフラグがセットされたトランザクションを
発行する通信ドライバ（Ｄ）１１５−１と、通信ドライ
バ１１５−１にて発行された通信空間アクセスフラグを
含むトランザクションを保持し、メモリ１１３−１への
アクセスが行われる場合に、この通信空間アクセスフラ
グに基づいてメモリ１１３−１へのアクセスがノード間
通信用メモリ空間へのアクセスであるかを判別するとと
もに、メモリ１１３−１へのアクセス時に障害が発生し
た場合に、この通信空間アクセスフラグに基づいてメモ
リ１１３−１へのアクセス時に発生した障害がノード間
通信用メモリ空間における障害であるかを判別するメモ
リアクセス制御部であるメモリコントローラ１１６−１
と、データの入出力制御を行うＩ／Ｏ（Input Output）
コントローラ１１４−１とがシステムバス１１７−１を
介して接続されており、メモリコントローラ１１６−１
においては、メモリ１１３−１へのアクセス時に発生し
た障害がノード間通信用メモリ空間における障害である
と判断された場合、サービスプロセッサ１３における障
害時の処理内容を決定するための割り込み信号が生成さ
れてサービスプロセッサ１３に対して出力される。
【００３１】また、ノード１−２〜１−ｎのそれぞれに
おいては、プロセッサ１１１−２〜１１１−ｎ、プロセ
ッサ１１２−２〜１１２−ｎと、メモリ１１３−２〜１
１３−ｎと、メモリコントローラ１１６−２〜１１６−
ｎと、Ｉ／Ｏコントローラ１１４−２〜１１４−ｎと、
通信ドライバ１１５−２〜１１５−ｎとがシステムバス
１１７−２〜１１７−ｎを介してそれぞれ接続されてお
り、ノード１−２〜１−ｎのそれぞれに設けられた各部
は、ノード１−１内に設けられた各部と同一機能を有し
ている。
おいては、プロセッサ１１１−２〜１１１−ｎ、プロセ
ッサ１１２−２〜１１２−ｎと、メモリ１１３−２〜１
１３−ｎと、メモリコントローラ１１６−２〜１１６−
ｎと、Ｉ／Ｏコントローラ１１４−２〜１１４−ｎと、
通信ドライバ１１５−２〜１１５−ｎとがシステムバス
１１７−２〜１１７−ｎを介してそれぞれ接続されてお
り、ノード１−２〜１−ｎのそれぞれに設けられた各部
は、ノード１−１内に設けられた各部と同一機能を有し
ている。
【００３２】ノード１−１〜１−ｎのそれぞれにおいて
は、メモリ１１３−１〜１１３−ｎにおけるノード間通
信用メモリ空間を用いて、通信ドライバ１１５−１〜１
１５−ｎのそれぞれを介してノード間で互いに通信が行
われ、ノード固有メモリ空間を用いて、内部における通
信が行われる。
は、メモリ１１３−１〜１１３−ｎにおけるノード間通
信用メモリ空間を用いて、通信ドライバ１１５−１〜１
１５−ｎのそれぞれを介してノード間で互いに通信が行
われ、ノード固有メモリ空間を用いて、内部における通
信が行われる。
【００３３】サービスプロセッサ１３は、ノード１−１
〜１−ｎのそれぞれの内部に設けられたプロセッサ１１
１−１〜１１１−ｎ，１１２−１〜１１２−ｎ及びメモ
リコントローラ１１６−１〜１１６−ｎと接続されてい
る。サービスプロセッサ１３とプロセッサ１１１−１〜
１１１−ｎ，１１２−１〜１１２−ｎ及びメモリコント
ローラ１１６−１〜１１６−ｎとの接続方法としては、
Ｉ／Ｏコントローラ１１４−１〜１１４−ｎまたは通信
ドライバ１１５−１〜１１５−ｎを介して互いに接続さ
れる方法や、互いに直接接続される方法があるが、本形
態においては、どちらの接続方法で構成してもよい。
〜１−ｎのそれぞれの内部に設けられたプロセッサ１１
１−１〜１１１−ｎ，１１２−１〜１１２−ｎ及びメモ
リコントローラ１１６−１〜１１６−ｎと接続されてい
る。サービスプロセッサ１３とプロセッサ１１１−１〜
１１１−ｎ，１１２−１〜１１２−ｎ及びメモリコント
ローラ１１６−１〜１１６−ｎとの接続方法としては、
Ｉ／Ｏコントローラ１１４−１〜１１４−ｎまたは通信
ドライバ１１５−１〜１１５−ｎを介して互いに接続さ
れる方法や、互いに直接接続される方法があるが、本形
態においては、どちらの接続方法で構成してもよい。
【００３４】なお、サービスプロセッサ１３は、通常、
システム全体のマネージメントを行うものであり、その
機能の一部として、ノード１−１〜１−ｎのそれぞれに
対する障害時の処理内容の通知を行っている。
システム全体のマネージメントを行うものであり、その
機能の一部として、ノード１−１〜１−ｎのそれぞれに
対する障害時の処理内容の通知を行っている。
【００３５】ノード１−１〜１−ｎのそれぞれにおいて
は、説明を容易にするために２つのプロセッサが設けら
れた構成にしているが、実際には、更に多くのプロセッ
サが設けられたノードも存在しているものとする。
は、説明を容易にするために２つのプロセッサが設けら
れた構成にしているが、実際には、更に多くのプロセッ
サが設けられたノードも存在しているものとする。
【００３６】通信ドライバ１１５−１〜１１５−ｎのそ
れぞれにおいては、メモリ１１３−１〜１１３−ｎの全
てにおけるノード間通信用メモリ空間のアドレスが認識
されている。このようなアドレスを通信ドライバ１１５
−１〜１１５−ｎのそれぞれに認識させる方法として
は、サービスプロセッサ１３において、ノード１−１〜
１−ｎのそれぞれの組み合わせを、システムを立ち上げ
る前に通信ドライバ１１５−１〜１１５−ｎのそれぞれ
に設定しておく方法が挙げられる。
れぞれにおいては、メモリ１１３−１〜１１３−ｎの全
てにおけるノード間通信用メモリ空間のアドレスが認識
されている。このようなアドレスを通信ドライバ１１５
−１〜１１５−ｎのそれぞれに認識させる方法として
は、サービスプロセッサ１３において、ノード１−１〜
１−ｎのそれぞれの組み合わせを、システムを立ち上げ
る前に通信ドライバ１１５−１〜１１５−ｎのそれぞれ
に設定しておく方法が挙げられる。
【００３７】メモリコントローラ１１６−１〜１１６−
ｎのそれぞれにおいては、メモリ１１３−１〜１１３−
ｎのそれぞれにおけるメモリ空間のアドレスをデコード
するアドレスデコード回路（不図示）と、メモリ１１３
−１〜１１３−ｎのそれぞれにて障害が発生した場合
に、サービスプロセッサ１３にて障害処理を行わせるた
めの割り込み信号を生成して出力する割り込み信号生成
回路（不図示）とが設けられている。
ｎのそれぞれにおいては、メモリ１１３−１〜１１３−
ｎのそれぞれにおけるメモリ空間のアドレスをデコード
するアドレスデコード回路（不図示）と、メモリ１１３
−１〜１１３−ｎのそれぞれにて障害が発生した場合
に、サービスプロセッサ１３にて障害処理を行わせるた
めの割り込み信号を生成して出力する割り込み信号生成
回路（不図示）とが設けられている。
【００３８】本形態においては、ノード１−１〜１−ｎ
のそれぞれが１つのセルで構成されているが、例えば、
ノード１−１〜１−ｎのそれぞれを複数のセルで構成
し、セルの一部を筐体内クラスタから分離させることも
できる。これにより、ノード１−１〜１−ｎのそれぞれ
を独立したクラスタシステムとして運用させることが可
能になる。
のそれぞれが１つのセルで構成されているが、例えば、
ノード１−１〜１−ｎのそれぞれを複数のセルで構成
し、セルの一部を筐体内クラスタから分離させることも
できる。これにより、ノード１−１〜１−ｎのそれぞれ
を独立したクラスタシステムとして運用させることが可
能になる。
【００３９】図２は、図１に示したノード１−１〜１−
ｎのそれぞれの内部に設けられたメモリ１１３−１〜１
１３−ｎにおけるメモリ空間割り当てイメージを示す図
である。
ｎのそれぞれの内部に設けられたメモリ１１３−１〜１
１３−ｎにおけるメモリ空間割り当てイメージを示す図
である。
【００４０】図２においては、メモリ１１３−１〜１１
３−ｎのそれぞれにおけるノード固有メモリ空間が２１
−１〜２１−ｎであり、メモリ１１３−１〜１１３−ｎ
のそれぞれにおけるノード通信用メモリ空間が２２−１
〜２２−ｎである。
３−ｎのそれぞれにおけるノード固有メモリ空間が２１
−１〜２１−ｎであり、メモリ１１３−１〜１１３−ｎ
のそれぞれにおけるノード通信用メモリ空間が２２−１
〜２２−ｎである。
【００４１】また、図２における論理アドレス空間イメ
ージは、ノード１−１〜１−ｎの全ノードにおけるメモ
リ全体のメモリ空間割り当てイメージを示している。
ージは、ノード１−１〜１−ｎの全ノードにおけるメモ
リ全体のメモリ空間割り当てイメージを示している。
【００４２】図２に示すように、メモリ１１３−１〜１
１３−ｎのそれぞれにおけるノード間通信用メモリ空間
は、ノード１−１〜１−ｎのそれぞれがノード固有メモ
リ空間として使用しない領域に割り当てられる。
１３−ｎのそれぞれにおけるノード間通信用メモリ空間
は、ノード１−１〜１−ｎのそれぞれがノード固有メモ
リ空間として使用しない領域に割り当てられる。
【００４３】以下に、上記のように構成されたマルチプ
ロセッサシステムにおけるノード間通信動作について説
明する。なお、ここでは、ノード１−１，１−２の間で
互いにノード間通信を行うものとして、ノード１−１内
に設けられたプロセッサ１１１−１によって、ノード１
−２内に設けられたメモリ１１３−２へのアクセスが行
われる場合のノード間通信動作について説明する。
ロセッサシステムにおけるノード間通信動作について説
明する。なお、ここでは、ノード１−１，１−２の間で
互いにノード間通信を行うものとして、ノード１−１内
に設けられたプロセッサ１１１−１によって、ノード１
−２内に設けられたメモリ１１３−２へのアクセスが行
われる場合のノード間通信動作について説明する。
【００４４】ノード１−１内に設けられたプロセッサ１
１１−１から、ノード１−２内に設けられたメモリ１１
３−２に対するアクセスが行われると、クロスバースイ
ッチ１２が切り替わり、ノード１−１内に設けられた通
信ドライバ１１５−１とノード１−２内に設けられた通
信ドライバ１１５−２とが接続されて通信路が設定され
る。
１１−１から、ノード１−２内に設けられたメモリ１１
３−２に対するアクセスが行われると、クロスバースイ
ッチ１２が切り替わり、ノード１−１内に設けられた通
信ドライバ１１５−１とノード１−２内に設けられた通
信ドライバ１１５−２とが接続されて通信路が設定され
る。
【００４５】通信ドライバ１１５−１においては、メモ
リ１１３−１〜１１３−ｎの全てのメモリにおけるノー
ド間通信用メモリ空間のアドレスが認識されているた
め、ノード間通信を行う通信路が設定されると、メモリ
１１３−２におけるノード間通信用メモリ空間のアドレ
スが指定され、指定されたアドレスが通信ドライバ１１
５−２に対して転送される。
リ１１３−１〜１１３−ｎの全てのメモリにおけるノー
ド間通信用メモリ空間のアドレスが認識されているた
め、ノード間通信を行う通信路が設定されると、メモリ
１１３−２におけるノード間通信用メモリ空間のアドレ
スが指定され、指定されたアドレスが通信ドライバ１１
５−２に対して転送される。
【００４６】メモリ１１３−２におけるノード間通信用
メモリ空間のアドレスが通信ドライバ１１５−１から通
信ドライバ１１５−２に転送されると、通信ドライバ１
１５−２において、通信空間アクセスフラグがセットさ
れたトランザクションが発行される。
メモリ空間のアドレスが通信ドライバ１１５−１から通
信ドライバ１１５−２に転送されると、通信ドライバ１
１５−２において、通信空間アクセスフラグがセットさ
れたトランザクションが発行される。
【００４７】図３は、通信空間アクセスフラグがセット
されたトランザクションのイメージの一例を示す図であ
る。
されたトランザクションのイメージの一例を示す図であ
る。
【００４８】図３に示すように、ノードのそれぞれの間
で通信が行われる場合、通信ドライバ１１５−２におい
て、ビットの一部に通信空間アクセスフラグがセットさ
れたトランザクションが発行される。なお、通信ドライ
バ１１５−２にて発行されるトランザクションには、通
信ドライバ１１５−１から転送されたアドレス情報が含
まれる。
で通信が行われる場合、通信ドライバ１１５−２におい
て、ビットの一部に通信空間アクセスフラグがセットさ
れたトランザクションが発行される。なお、通信ドライ
バ１１５−２にて発行されるトランザクションには、通
信ドライバ１１５−１から転送されたアドレス情報が含
まれる。
【００４９】次に、メモリコントローラ１１６−２の内
部に設けられた割り込み信号生成回路においては、通信
ドライバ１１５−２にて発行されたトランザクションが
保持され、保持されたトランザクションに通信空間アク
セスフラグがセットされているかどうか確認される。
部に設けられた割り込み信号生成回路においては、通信
ドライバ１１５−２にて発行されたトランザクションが
保持され、保持されたトランザクションに通信空間アク
セスフラグがセットされているかどうか確認される。
【００５０】ここで、メモリコントローラ１１６−２の
内部に設けられた割り込み信号生成回路においては、ト
ランザクションに通信空間アクセスフラグがセットされ
ていると確認された場合、メモリ１１３−２に対するア
クセスがノード間通信用メモリ空間へのアクセスである
と判断される。
内部に設けられた割り込み信号生成回路においては、ト
ランザクションに通信空間アクセスフラグがセットされ
ていると確認された場合、メモリ１１３−２に対するア
クセスがノード間通信用メモリ空間へのアクセスである
と判断される。
【００５１】次に、メモリコントローラ１１６−２の内
部に設けられたアドレスデコード回路において、通信ド
ライバ１１５−１から通信ドライバ１１５−２に転送さ
れたメモリ１１３−２におけるノード間通信用メモリ空
間のアドレスがデコードされる。
部に設けられたアドレスデコード回路において、通信ド
ライバ１１５−１から通信ドライバ１１５−２に転送さ
れたメモリ１１３−２におけるノード間通信用メモリ空
間のアドレスがデコードされる。
【００５２】その後、メモリ１１３−２において、メモ
リコントローラ１１６−２内に設けられたアドレスデコ
ード回路にてデコードされたアドレスに、ノード１−１
内に設けられたプロセッサ１１１−１によってデータの
リード及びライトが行われる。
リコントローラ１１６−２内に設けられたアドレスデコ
ード回路にてデコードされたアドレスに、ノード１−１
内に設けられたプロセッサ１１１−１によってデータの
リード及びライトが行われる。
【００５３】なお、ノード１−１〜１−ｎのうち、どの
ノードがノード間通信を行う場合も、上記同様のノード
間通信動作が行われるものとする。
ノードがノード間通信を行う場合も、上記同様のノード
間通信動作が行われるものとする。
【００５４】上述したように、通信ドライバにおいて
は、メモリにおけるノード間通信用メモリ空間へのアク
セス時に通信空間アクセスフラグがセットされたトラン
ザクションが発行され、メモリコントローラにおいて
は、通信ドライバにて発行されたトランザクションに通
信空間アクセスフラグがセットされているか確認され
る。
は、メモリにおけるノード間通信用メモリ空間へのアク
セス時に通信空間アクセスフラグがセットされたトラン
ザクションが発行され、メモリコントローラにおいて
は、通信ドライバにて発行されたトランザクションに通
信空間アクセスフラグがセットされているか確認され
る。
【００５５】このため、メモリへのアクセスが行われる
場合、メモリコントローラにおいては、トランザクショ
ンに通信空間アクセスフラグがセットされているかを確
認するのみで、メモリへのアクセスが、ノード固有メモ
リ空間へのアクセス及びノード間通信用メモリ空間への
アクセスのいずれであるかが判別されることになる。
場合、メモリコントローラにおいては、トランザクショ
ンに通信空間アクセスフラグがセットされているかを確
認するのみで、メモリへのアクセスが、ノード固有メモ
リ空間へのアクセス及びノード間通信用メモリ空間への
アクセスのいずれであるかが判別されることになる。
【００５６】また、メモリコントローラにおいては、通
信ドライバにて発行されたトランザクションが保持され
ており、これにより、メモリへのアクセス時に障害が発
生した場合においても、メモリコントローラにて保持さ
れたトランザクションに通信空間アクセスフラグがセッ
トされているかを確認することのみで、メモリへのアク
セス時に発生した障害が、ノード固有メモリ空間におけ
る障害及びノード間通信用メモリ空間における障害のい
ずれであるかが判別される。
信ドライバにて発行されたトランザクションが保持され
ており、これにより、メモリへのアクセス時に障害が発
生した場合においても、メモリコントローラにて保持さ
れたトランザクションに通信空間アクセスフラグがセッ
トされているかを確認することのみで、メモリへのアク
セス時に発生した障害が、ノード固有メモリ空間におけ
る障害及びノード間通信用メモリ空間における障害のい
ずれであるかが判別される。
【００５７】また、メモリコントローラの内部に設けら
れたアドレスデコード回路においては、ノード間通信用
メモリ空間におけるアドレスをデコードする場合に、メ
モリに対するアクセスがノード間通信用メモリ空間への
アクセスであると判断された後に、アドレスをデコード
すれば良いため、ハードウェア量を削減することが可能
になるとともに、ゲート量の削減及びアドレスデコード
時間の短縮によりトランザクションのルーティング処理
を高速化することが可能になる。
れたアドレスデコード回路においては、ノード間通信用
メモリ空間におけるアドレスをデコードする場合に、メ
モリに対するアクセスがノード間通信用メモリ空間への
アクセスであると判断された後に、アドレスをデコード
すれば良いため、ハードウェア量を削減することが可能
になるとともに、ゲート量の削減及びアドレスデコード
時間の短縮によりトランザクションのルーティング処理
を高速化することが可能になる。
【００５８】以下に、ノード内に設けられたメモリへの
アクセス時に障害が発生した場合の障害処理動作につい
て詳細に説明する。
アクセス時に障害が発生した場合の障害処理動作につい
て詳細に説明する。
【００５９】図４は、図１に示したノード１−１内に設
けられたメモリ１１３−１へのアクセス時に障害が発生
した場合の障害処理動作を説明するための図である。こ
こでは、ノード１−１内に設けられたメモリ１１３−１
へのアクセス時にパリティエラー等の障害が発生した場
合の障害処理動作について説明するが、ノード１−２〜
１−ｎのいずれかの内部に設けられたメモリにパリティ
エラー等の障害が発生した場合にも同様の障害処理動作
が行われるものとする。
けられたメモリ１１３−１へのアクセス時に障害が発生
した場合の障害処理動作を説明するための図である。こ
こでは、ノード１−１内に設けられたメモリ１１３−１
へのアクセス時にパリティエラー等の障害が発生した場
合の障害処理動作について説明するが、ノード１−２〜
１−ｎのいずれかの内部に設けられたメモリにパリティ
エラー等の障害が発生した場合にも同様の障害処理動作
が行われるものとする。
【００６０】なお、図４に示したマルチプロセッサシス
テムの構成は、図１に示したマルチプロセッサシステム
の構成と同一構成である。
テムの構成は、図１に示したマルチプロセッサシステム
の構成と同一構成である。
【００６１】メモリ１１３−１へのアクセス時にパリテ
ィエラー等の障害が発生すると、メモリコントローラ１
１６−１の内部に設けられた割り込み信号生成回路にお
いて、この障害が検出される。
ィエラー等の障害が発生すると、メモリコントローラ１
１６−１の内部に設けられた割り込み信号生成回路にお
いて、この障害が検出される。
【００６２】メモリコントローラ１１６−１の内部に設
けられた割り込み信号生成回路においては、メモリ１１
３−１へのアクセスがノード間通信用メモリ空間へのア
クセスである場合、通信ドライバ１１５−１にて発行さ
れた通信空間アクセスフラグを含むトランザクションが
保持されている。
けられた割り込み信号生成回路においては、メモリ１１
３−１へのアクセスがノード間通信用メモリ空間へのア
クセスである場合、通信ドライバ１１５−１にて発行さ
れた通信空間アクセスフラグを含むトランザクションが
保持されている。
【００６３】このため、メモリコントローラ１１６−１
の内部に設けられた割り込み信号生成回路においては、
メモリ１１３−１における障害を検出すると、通信空間
アクセスフラグがセットされているか検出され、通信空
間アクセスフラグが検出された場合に、メモリ１１３−
１におけるノード間通信用メモリ空間に障害が発生した
と判断される。
の内部に設けられた割り込み信号生成回路においては、
メモリ１１３−１における障害を検出すると、通信空間
アクセスフラグがセットされているか検出され、通信空
間アクセスフラグが検出された場合に、メモリ１１３−
１におけるノード間通信用メモリ空間に障害が発生した
と判断される。
【００６４】メモリコントローラ１１６−１の内部に設
けられた割り込み信号生成回路においては、メモリ１１
３−１におけるノード間通信用メモリ空間に障害が発生
したと判断されると、サービスプロセッサ１３に障害処
理を行わせるための割り込み信号が生成され、生成され
た割り込み信号がサービスプロセッサ１３に対して出力
される。
けられた割り込み信号生成回路においては、メモリ１１
３−１におけるノード間通信用メモリ空間に障害が発生
したと判断されると、サービスプロセッサ１３に障害処
理を行わせるための割り込み信号が生成され、生成され
た割り込み信号がサービスプロセッサ１３に対して出力
される。
【００６５】サービスプロセッサ１３においては、メモ
リコントローラ１１６−１から出力された割り込み信号
が入力されると、入力された割り込み信号に基づいて障
害情報が採取され、ノード１−１内に設けられたプロセ
ッサ１１１−１，１１２−１に対して障害個所の切り離
し等の障害処理が通知される。
リコントローラ１１６−１から出力された割り込み信号
が入力されると、入力された割り込み信号に基づいて障
害情報が採取され、ノード１−１内に設けられたプロセ
ッサ１１１−１，１１２−１に対して障害個所の切り離
し等の障害処理が通知される。
【００６６】なお、サービスプロセッサ１３において
は、メモリ１１３−１にて発生した障害が重障害である
場合、ノード１−１以外のノードの内部に設けられたプ
ロセッサに対し、ノード１−１へのアクセスの抑止や、
ノード１−１の切り離し等が通知される。
は、メモリ１１３−１にて発生した障害が重障害である
場合、ノード１−１以外のノードの内部に設けられたプ
ロセッサに対し、ノード１−１へのアクセスの抑止や、
ノード１−１の切り離し等が通知される。
【００６７】以下に、図１に示したメモリコントローラ
１１６−１〜１１６−ｎのそれぞれの内部に設けられた
割り込み信号生成回路について詳細に説明する。
１１６−１〜１１６−ｎのそれぞれの内部に設けられた
割り込み信号生成回路について詳細に説明する。
【００６８】図５は、図１に示したメモリコントローラ
１１６−１の内部に設けられた割り込み信号生成回路の
一構成例を示す図である。なお、メモリコントローラ１
１６−２〜１１６−ｎのそれぞれの内部に設けられた割
り込み信号生成回路も同様の構成及び動作が行われるも
のとする。
１１６−１の内部に設けられた割り込み信号生成回路の
一構成例を示す図である。なお、メモリコントローラ１
１６−２〜１１６−ｎのそれぞれの内部に設けられた割
り込み信号生成回路も同様の構成及び動作が行われるも
のとする。
【００６９】本構成例は図５に示すように、通信ドライ
バ１１５−１にて発行されたトランザクションを保持す
るトランザクション保持回路５１と、パリティエラー等
の障害の検出を行うメモリパリティチェック回路５２
と、トランザクション保持回路５１に保持されたトラン
ザクションにセットされた通信空間アクセスフラグ及び
メモリパリティチェック回路５２における障害の検出結
果に基づいてノード間通信用メモリ空間における障害が
発生したか判別する障害判断部５３と、障害判断部５３
にてノード間通信用メモリ空間に障害が発生したと判断
された場合に割り込み信号を生成してサービスプロセッ
サ１３に対して出力するメモリ障害割り込みラッチ回路
５４と、障害判断部５３にてノード間通信用メモリ空間
に障害が発生したと判断された場合に、プロセッサ１１
１−１，１１２−１及びサービスプロセッサ１３のう
ち、メモリ１１３−１におけるノード固有メモリ空間を
用いてデータのリード及びライトが行われているプロセ
ッサに対してノード固有メモリ空間におけるデータのリ
ード及びライトが可能である旨を通知するための信号を
生成して出力する障害ステータスレジスタ５５とから構
成されている。
バ１１５−１にて発行されたトランザクションを保持す
るトランザクション保持回路５１と、パリティエラー等
の障害の検出を行うメモリパリティチェック回路５２
と、トランザクション保持回路５１に保持されたトラン
ザクションにセットされた通信空間アクセスフラグ及び
メモリパリティチェック回路５２における障害の検出結
果に基づいてノード間通信用メモリ空間における障害が
発生したか判別する障害判断部５３と、障害判断部５３
にてノード間通信用メモリ空間に障害が発生したと判断
された場合に割り込み信号を生成してサービスプロセッ
サ１３に対して出力するメモリ障害割り込みラッチ回路
５４と、障害判断部５３にてノード間通信用メモリ空間
に障害が発生したと判断された場合に、プロセッサ１１
１−１，１１２−１及びサービスプロセッサ１３のう
ち、メモリ１１３−１におけるノード固有メモリ空間を
用いてデータのリード及びライトが行われているプロセ
ッサに対してノード固有メモリ空間におけるデータのリ
ード及びライトが可能である旨を通知するための信号を
生成して出力する障害ステータスレジスタ５５とから構
成されている。
【００７０】以下に、上記のように構成された割り込み
信号生成回路の動作について説明する。ここでは、メモ
リ１１３−１へのアクセス時にパリティエラーが発生し
たものとして、割り込み信号生成回路の動作について説
明する。
信号生成回路の動作について説明する。ここでは、メモ
リ１１３−１へのアクセス時にパリティエラーが発生し
たものとして、割り込み信号生成回路の動作について説
明する。
【００７１】トランザクション保持回路５１において
は、メモリ１１３−１へのアクセスがノード間通信用メ
モリ空間へのアクセスである場合、通信ドライバ１１５
−１にて発行された通信空間アクセスフラグを含むトラ
ンザクションが保持される。
は、メモリ１１３−１へのアクセスがノード間通信用メ
モリ空間へのアクセスである場合、通信ドライバ１１５
−１にて発行された通信空間アクセスフラグを含むトラ
ンザクションが保持される。
【００７２】メモリ１１３−１へのアクセス時にパリテ
ィエラーが発生すると、メモリパリティチェック回路５
２において、メモリ１１３−１におけるパリティエラー
が検出され、該検出結果が障害判断部５３に通知され
る。
ィエラーが発生すると、メモリパリティチェック回路５
２において、メモリ１１３−１におけるパリティエラー
が検出され、該検出結果が障害判断部５３に通知され
る。
【００７３】メモリパリティチェック回路５２からパリ
ティエラーの検出が通知されると、障害判断部５３にお
いては、トランザクション保持回路５１に保持されたト
ランザクションに通信空間アクセスフラグがセットされ
ているかが検出される。
ティエラーの検出が通知されると、障害判断部５３にお
いては、トランザクション保持回路５１に保持されたト
ランザクションに通信空間アクセスフラグがセットされ
ているかが検出される。
【００７４】障害判断部５３においては、トランザクシ
ョン保持回路５１にて保持されたトランザクションに通
信空間アクセスフラグのビットがセットされていること
が検出された場合、メモリ１１３−１へのアクセス時の
障害がノード間通信用メモリ空間の障害であると判断さ
れ、該判断結果がメモリ障害割り込みラッチ回路５４及
び障害ステータスレジスタ５５に対して通知される。
ョン保持回路５１にて保持されたトランザクションに通
信空間アクセスフラグのビットがセットされていること
が検出された場合、メモリ１１３−１へのアクセス時の
障害がノード間通信用メモリ空間の障害であると判断さ
れ、該判断結果がメモリ障害割り込みラッチ回路５４及
び障害ステータスレジスタ５５に対して通知される。
【００７５】メモリ障害割り込みラッチ回路５４におい
ては、障害判断部５３からメモリ１１３−１へのアクセ
ス時に発生した障害がノード間通信用メモリ空間の障害
であると通知されると、割り込み信号が生成され、生成
された割り込み信号がサービスプロセッサ１３に対して
出力される。
ては、障害判断部５３からメモリ１１３−１へのアクセ
ス時に発生した障害がノード間通信用メモリ空間の障害
であると通知されると、割り込み信号が生成され、生成
された割り込み信号がサービスプロセッサ１３に対して
出力される。
【００７６】また、障害ステータスレジスタ５５におい
ては、障害判断部５３からメモリ１１３−１へのアクセ
ス時に発生した障害がノード間通信用メモリ空間の障害
であると通知されると、プロセッサ１１１−１，１１２
−１及びサービスプロセッサ１３のうち、ノード固有メ
モリ空間におけるデータのリード及びライトが行われて
いるプロセッサに対してメモリ１１３−１におけるノー
ド固有メモリ空間を用いてデータのリード及びライトが
可能である旨を通知するための信号が生成されて出力さ
れる。
ては、障害判断部５３からメモリ１１３−１へのアクセ
ス時に発生した障害がノード間通信用メモリ空間の障害
であると通知されると、プロセッサ１１１−１，１１２
−１及びサービスプロセッサ１３のうち、ノード固有メ
モリ空間におけるデータのリード及びライトが行われて
いるプロセッサに対してメモリ１１３−１におけるノー
ド固有メモリ空間を用いてデータのリード及びライトが
可能である旨を通知するための信号が生成されて出力さ
れる。
【００７７】一方、障害判断部５３において通信空間ア
クセスフラグのビットがセットされていないと確認され
た場合、プロセッサ１１１−１，１１１−２において
は、ノード固有メモリ空間における障害として処理が行
われ、特に、２ビットエラーであればシステムダウン等
の処理が行われる。
クセスフラグのビットがセットされていないと確認され
た場合、プロセッサ１１１−１，１１１−２において
は、ノード固有メモリ空間における障害として処理が行
われ、特に、２ビットエラーであればシステムダウン等
の処理が行われる。
【００７８】以下に、ノード間通信を行っているノード
内に設けられたメモリにおけるノード間通信用メモリ空
間へのアクセス時に障害が発生した場合に、サービスプ
ロセッサ１３における障害処理としてブロードキャスト
を行う場合の障害処理動作について説明する。
内に設けられたメモリにおけるノード間通信用メモリ空
間へのアクセス時に障害が発生した場合に、サービスプ
ロセッサ１３における障害処理としてブロードキャスト
を行う場合の障害処理動作について説明する。
【００７９】図６は、図１に示したノード１−１内に設
けられたメモリ１１３−１におけるノード間通信用メモ
リ空間へのアクセス時に障害が発生した場合に、サービ
スプロセッサ１３における障害処理としてブロードキャ
ストを行う場合の障害処理動作を説明するための図であ
る。
けられたメモリ１１３−１におけるノード間通信用メモ
リ空間へのアクセス時に障害が発生した場合に、サービ
スプロセッサ１３における障害処理としてブロードキャ
ストを行う場合の障害処理動作を説明するための図であ
る。
【００８０】ここでは、メモリ１１３−１におけるノー
ド間通信用メモリ空間へのアクセス時に障害が発生した
ことにより、メモリコントローラ１１６−１にて割り込
み信号が生成され、メモリコントローラ１１６−１にて
生成された割り込み信号がサービスプロセッサ１３に入
力されたものとして、その後の障害処理動作について説
明する。
ド間通信用メモリ空間へのアクセス時に障害が発生した
ことにより、メモリコントローラ１１６−１にて割り込
み信号が生成され、メモリコントローラ１１６−１にて
生成された割り込み信号がサービスプロセッサ１３に入
力されたものとして、その後の障害処理動作について説
明する。
【００８１】なお、ノード１−２〜１−ｎのいずれかに
設けられたメモリにおけるノード間通信用メモリ空間へ
のアクセス時に障害が発生した場合にも同様の障害処理
動作が行われるものとする。
設けられたメモリにおけるノード間通信用メモリ空間へ
のアクセス時に障害が発生した場合にも同様の障害処理
動作が行われるものとする。
【００８２】また、図６に示したマルチプロセッサシス
テムは、図１に示したマルチプロセッサシステムの構成
と同一構成である。
テムは、図１に示したマルチプロセッサシステムの構成
と同一構成である。
【００８３】図６に示すように、サービスプロセッサ１
３においては、割り込み信号が入力されると、ノード１
−１以外の全てのノードに対してブロードキャストが行
われ、障害が発生したメモリ１１３−１におけるノード
間通信用メモリ空間への以後のアクセスが迅速に抑止さ
れる。
３においては、割り込み信号が入力されると、ノード１
−１以外の全てのノードに対してブロードキャストが行
われ、障害が発生したメモリ１１３−１におけるノード
間通信用メモリ空間への以後のアクセスが迅速に抑止さ
れる。
【００８４】これにより、メモリ１１３−１におけるノ
ード間通信用メモリ空間にて発生した障害が、ノード１
−１から他のノードへ伝播されることが最小限に抑止さ
れる。
ード間通信用メモリ空間にて発生した障害が、ノード１
−１から他のノードへ伝播されることが最小限に抑止さ
れる。
【００８５】（他の実施の形態）以下に、他の実施の形
態について図１を参照して説明する。
態について図１を参照して説明する。
【００８６】本形態においては、ノード１−１〜１−ｎ
のそれぞれが、メモリ１１３−１〜１１３−ｎにおける
ノード間通信用メモリ空間のアドレスを予め固定した状
態でノード間で互いに通信が行われる。
のそれぞれが、メモリ１１３−１〜１１３−ｎにおける
ノード間通信用メモリ空間のアドレスを予め固定した状
態でノード間で互いに通信が行われる。
【００８７】本形態においては、例えば、ノード１−１
に設けられたメモリ１１３−１へのアクセス時に障害が
発生した場合、メモリコントローラ１１６−１内に設け
られた割り込み信号生成回路においては、メモリ１１３
−１における障害が発生した場所のアドレスが特定さ
れ、特定されたアドレスに基づいて、メモリ１１３−１
に発生した障害がノード間通信用メモリ空間に発生した
障害であるか判別される。
に設けられたメモリ１１３−１へのアクセス時に障害が
発生した場合、メモリコントローラ１１６−１内に設け
られた割り込み信号生成回路においては、メモリ１１３
−１における障害が発生した場所のアドレスが特定さ
れ、特定されたアドレスに基づいて、メモリ１１３−１
に発生した障害がノード間通信用メモリ空間に発生した
障害であるか判別される。
【００８８】なお、本形態においては、メモリ１１３−
１に発生した障害がノード間通信用メモリ空間における
障害であると判断された後の障害処理動作は、図１〜図
６を用いて説明した実施の形態と同様であるため、詳細
な説明は割愛する。
１に発生した障害がノード間通信用メモリ空間における
障害であると判断された後の障害処理動作は、図１〜図
６を用いて説明した実施の形態と同様であるため、詳細
な説明は割愛する。
【００８９】上述したように本形態においては、図１〜
図６を用いて説明した実施の形態に比較して、通信ドラ
イバにおいて通信空間アクセスフラグがセットされたト
ランザクションを発行させることなく、障害を発生した
メモリ空間が、ノード固有メモリ空間及びノード間通信
用メモリ空間のいずれであるか判別されるという利点を
有しているが、一方では、障害処理時の処理時間が長く
なってしまうという欠点を有している。
図６を用いて説明した実施の形態に比較して、通信ドラ
イバにおいて通信空間アクセスフラグがセットされたト
ランザクションを発行させることなく、障害を発生した
メモリ空間が、ノード固有メモリ空間及びノード間通信
用メモリ空間のいずれであるか判別されるという利点を
有しているが、一方では、障害処理時の処理時間が長く
なってしまうという欠点を有している。
【００９０】
【発明の効果】以上説明したように本発明においては、
ノードの内部に設けられたメモリにおけるノード間通信
用メモリ空間へのアクセス時に、通信ドライバにおい
て、通信空間アクセスフラグがセットされたトランザク
ションが発行され、メモリアクセス制御部において、通
信空間アクセスフラグが検出された場合にノード間通信
用メモリ空間へのアクセスであると判断される。
ノードの内部に設けられたメモリにおけるノード間通信
用メモリ空間へのアクセス時に、通信ドライバにおい
て、通信空間アクセスフラグがセットされたトランザク
ションが発行され、メモリアクセス制御部において、通
信空間アクセスフラグが検出された場合にノード間通信
用メモリ空間へのアクセスであると判断される。
【００９１】このため、メモリへのアクセスがノード間
通信用メモリ空間へのアクセス及びノード固有メモリ空
間へのアクセスのいずれであるかを容易に判別すること
ができ、これにより、アドレスデコード回路のハードウ
ェア量の低減を図ることができるとともに、ゲート量の
削減やデコード時間の短縮が可能となり、トランザクシ
ョンのルーティング処理の高速化を図ることができる。
通信用メモリ空間へのアクセス及びノード固有メモリ空
間へのアクセスのいずれであるかを容易に判別すること
ができ、これにより、アドレスデコード回路のハードウ
ェア量の低減を図ることができるとともに、ゲート量の
削減やデコード時間の短縮が可能となり、トランザクシ
ョンのルーティング処理の高速化を図ることができる。
【００９２】また、メモリアクセス制御部においては、
通信ドライバにて発行されたトランザクションが保持さ
れるとともに、メモリへのアクセス時に発生した障害が
検出され、保持されたトランザクションに通信空間アク
セスフラグがセットされていることが検出された場合
に、メモリへのアクセス時に発生した障害がノード間通
信用メモリ空間の障害であると判断される。
通信ドライバにて発行されたトランザクションが保持さ
れるとともに、メモリへのアクセス時に発生した障害が
検出され、保持されたトランザクションに通信空間アク
セスフラグがセットされていることが検出された場合
に、メモリへのアクセス時に発生した障害がノード間通
信用メモリ空間の障害であると判断される。
【００９３】このため、メモリへのアクセス時に発生し
た障害がノード固有メモリ空間及びノード間通信用メモ
リ空間のいずれにおいて発生した障害であるかを容易
に、かつ迅速に判別することができ、これにより、ソフ
トウェアによる障害処理のオーバーヘッドを軽減するこ
とができる。
た障害がノード固有メモリ空間及びノード間通信用メモ
リ空間のいずれにおいて発生した障害であるかを容易
に、かつ迅速に判別することができ、これにより、ソフ
トウェアによる障害処理のオーバーヘッドを軽減するこ
とができる。
【００９４】また、サービスプロセッサにおいては、障
害発生時の処理内容が全てのノードに対してブロードキ
ャストして通知するように構成されているため、障害が
発生したノードへのアクセスの抑止や、障害が発生した
ノードの切り離し等が迅速に通知され、これにより、正
常なノードへの障害の伝播を未然に防止することができ
る。
害発生時の処理内容が全てのノードに対してブロードキ
ャストして通知するように構成されているため、障害が
発生したノードへのアクセスの抑止や、障害が発生した
ノードの切り離し等が迅速に通知され、これにより、正
常なノードへの障害の伝播を未然に防止することができ
る。
【図１】本発明のマルチプロセッサシステムの実施の一
形態を示す図である。
形態を示す図である。
【図２】図１に示したメモリのそれぞれのメモリ空間割
り当てイメージを示す図である。
り当てイメージを示す図である。
【図３】通信空間アクセスフラグがセットされたトラン
ザクションのイメージの一例を示す図である。
ザクションのイメージの一例を示す図である。
【図４】図１に示したメモリにおけるノード間通信用メ
モリ空間へのアクセス時に障害が発生した場合の障害処
理動作を説明するための図である。
モリ空間へのアクセス時に障害が発生した場合の障害処
理動作を説明するための図である。
【図５】図１に示したメモリコントローラのそれぞれの
内部に設けられた割り込み信号生成回路の一構成例を示
す図である。
内部に設けられた割り込み信号生成回路の一構成例を示
す図である。
【図６】図１に示したメモリにおけるノード間通信用メ
モリ空間へのアクセス時に障害が発生した場合の、他の
障害処理動作を説明するための図である。
モリ空間へのアクセス時に障害が発生した場合の、他の
障害処理動作を説明するための図である。
１−１〜１−ｎ ノード １１−１〜１１−ｎ セル １２ クロスバースイッチ １３ サービスプロセッサ １１１−１〜１１１−ｎ プロセッサ １１２−１〜１１２−ｎ プロセッサ １１３−１〜１１３−ｎ メモリ １１４−１〜１１４−ｎ Ｉ／Ｏコントローラ １１５−１〜１１５−ｎ 通信ドライバ １１６−１〜１１６−ｎ メモリコントローラ １１７−１〜１１７−ｎ システムバス ５１ トランザクション保持回路 ５２ メモリパリティチェック回路 ５３ 障害判断部 ５４ メモリ障害割り込みラッチ回路 ５５ 障害ステータスレジスタ
Claims (11)
- 【請求項１】 複数のプロセッサと、該複数のプロセッ
サのそれぞれによってデータが記憶されるメモリとを具
備するセルからなる複数のノードと、該複数のノードの
いずれかにて前記メモリに障害が発生した場合に該複数
のノードのそれぞれに対して障害時に処理内容を通知す
るサービスプロセッサとを有し、前記複数のノードのそ
れぞれが、前記メモリにおけるメモリ空間の一部をノー
ド間通信用メモリ空間と設定し、前記メモリにおける前
記ノード間通信用メモリ空間にアクセスして互いにノー
ド間通信を行うマルチプロセッサシステムにおいて、 前記複数のノードのそれぞれは、 前記ノード間通信用メモリ空間へのアクセス時に、通信
空間アクセスフラグをセットしたトランザクションを発
行する通信ドライバと、 前記メモリへのアクセス時に、前記通信空間アクセスフ
ラグを検出した場合に、前記メモリへのアクセスが前記
ノード間通信用メモリ空間へのアクセスであると判断す
るメモリアクセス制御部とを有することを特徴とするマ
ルチプロセッサシステム。 - 【請求項２】 請求項１に記載のマルチプロセッサシス
テムにおいて、 前記メモリアクセス制御部は、前記通信ドライバにて発
行されたトランザクションを保持するとともに、前記メ
モリへのアクセス時に発生した障害を検出し、保持され
た前記トランザクションに前記通信空間アクセスフラグ
がセットされていることを検出した場合に、前記メモリ
へのアクセス時に発生した障害が前記ノード間通信用メ
モリ空間における障害であると判断することを特徴とす
るマルチプロセッサシステム。 - 【請求項３】 請求項２に記載のマルチプロセッサシス
テムにおいて、 前記メモリアクセス制御部は、前記ノード間通信用メモ
リ空間において障害が発生したと判断した場合に、前記
サービスプロセッサが前記複数のノードのそれぞれに対
して障害時の処理内容を通知するための割り込み信号を
生成して前記サービスプロセッサに対して出力し、 前記サービスプロセッサは、前記割り込み信号が入力さ
れると、該割り込み信号により障害の情報を採取し、該
障害の情報に基づく処理内容を、前記複数のノードのそ
れぞれの内部に設けられた複数のプロセッサに対して通
知することを特徴とするマルチプロセッサシステム。 - 【請求項４】 請求項３に記載のマルチプロセッサシス
テムにおいて、 前記サービスプロセッサは、前記複数のノードのそれぞ
れの内部に設けられた複数のプロセッサに対して、ブロ
ードキャスト割り込みを発生して前記処理内容を通知す
ることを特徴とするマルチプロセッサシステム。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
マルチプロセッサシステムにおいて、 前記複数のノードのそれぞれは、前記セルを複数個有
し、該複数のセルのうち、いずれかのセルを分離させる
ことを特徴とするマルチプロセッサシステム。 - 【請求項６】 請求項３乃至５のいずれか１項に記載の
マルチプロセッサシステムにおいて、 前記メモリアクセス制御部は、 前記通信ドライバにて発行されたトランザクションを保
持するトランザクション保持回路と、 前記メモリへのアクセス時に発生する障害の検出を行う
メモリパリティチェック回路と、 前記トランザクション保持回路に保持されたトランザク
ションに前記通信空間アクセスフラグがセットされてい
るか検出するとともに、前記メモリパリティチェック回
路にて障害が検出された場合に、前記メモリに発生した
障害が前記ノード間通信用メモリ空間における障害であ
ると判断する障害判断部と、 前記障害判断部において前記ノード間通信用メモリ空間
に障害が発生したと判断された場合に、前記割り込み信
号を生成して前記サービスプロセッサに対して出力する
メモリ障害割り込みラッチ回路とを有することを特徴と
するマルチプロセッサシステム。 - 【請求項７】 複数のプロセッサと、該複数のプロセッ
サのそれぞれによってデータが記憶されるメモリとを具
備するセルからなる複数のノードと、該複数のノードの
いずれかにて前記メモリに障害が発生した場合に該複数
のノードのそれぞれに対して障害時に処理内容を通知す
るサービスプロセッサとを有し、前記複数のノードのそ
れぞれが、前記メモリにおけるメモリ空間の一部をノー
ド間通信用メモリ空間と設定し、該ノード間通信用メモ
リ空間にアクセスして互いにノード間通信を行うマルチ
プロセッサシステムにおいて、 前記複数のノードのそれぞれは、 前記メモリにおけるノード間通信用メモリ空間のアドレ
スが予め固定されており、 前記メモリへのアクセス時に前記メモリにおけるアドレ
スを特定し、該アドレスに基づいて、前記メモリへのア
クセスが前記ノード間通信用メモリ空間へのアクセスで
あるかを判別するメモリアクセス制御部を有することを
特徴とするマルチプロセッサシステム。 - 【請求項８】 請求項７に記載のマルチプロセッサシス
テムにおいて、 前記メモリアクセス制御部は、前記メモリへのアクセス
時に発生した障害を検出するとともに、前記メモリにお
ける障害が発生した場所のアドレスを特定し、該アドレ
スに基づいて、前記メモリへのアクセス時に発生した障
害が前記ノード間通信用メモリ空間の障害であるかを判
別することを特徴とするマルチプロセッサシステム。 - 【請求項９】 請求項８に記載のマルチプロセッサシス
テムにおいて、 前記メモリアクセス制御部は、前記ノード間通信用メモ
リ空間において障害が発生したと判断した場合に、前記
サービスプロセッサが前記複数のノードのそれぞれに対
して障害時の処理内容を通知するための割り込み信号を
生成して前記サービスプロセッサに対して出力し、 前記サービスプロセッサは、前記割り込み信号が入力さ
れると、該割り込み信号により障害の情報を採取し、該
障害の情報に基づく処理内容を、前記複数のノードのそ
れぞれの内部に設けられた複数のプロセッサに対して通
知することを特徴とするマルチプロセッサシステム。 - 【請求項１０】 請求項９に記載のマルチプロセッサシ
ステムにおいて、 前記サービスプロセッサは、前記複数のノードのそれぞ
れの内部に設けられた複数のプロセッサに対して、ブロ
ードキャスト割り込みを発生して前記処理内容を通知す
ることを特徴とするマルチプロセッサシステム。 - 【請求項１１】 請求項７乃至１０のいずれか１項に記
載のマルチプロセッサシステムにおいて、 前記複数のノードのそれぞれは、前記セルを複数個有
し、該複数のセルのうち、いずれかのセルを分離させる
ことを特徴とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20375499A JP3374910B2 (ja) | 1999-07-16 | 1999-07-16 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20375499A JP3374910B2 (ja) | 1999-07-16 | 1999-07-16 | マルチプロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001034587A true JP2001034587A (ja) | 2001-02-09 |
| JP3374910B2 JP3374910B2 (ja) | 2003-02-10 |
Family
ID=16479295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20375499A Expired - Fee Related JP3374910B2 (ja) | 1999-07-16 | 1999-07-16 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3374910B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003256147A (ja) * | 2002-02-28 | 2003-09-10 | Hitachi Ltd | クラスタ型ディスクアレイ装置およびクラスタ型ディスクアレイ装置の運用方法 |
| US7171590B2 (en) * | 2002-07-29 | 2007-01-30 | Nec Corporation | Multi-processor system that identifies a failed node based on status information received from service processors in a partition |
| US7921188B2 (en) | 2001-08-16 | 2011-04-05 | Newisys, Inc. | Computer system partitioning using data transfer routing mechanism |
| JP2012173927A (ja) * | 2011-02-21 | 2012-09-10 | Nec Corp | 電子装置、集積装置、情報処理システム、および、処理方法 |
-
1999
- 1999-07-16 JP JP20375499A patent/JP3374910B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7921188B2 (en) | 2001-08-16 | 2011-04-05 | Newisys, Inc. | Computer system partitioning using data transfer routing mechanism |
| JP2003256147A (ja) * | 2002-02-28 | 2003-09-10 | Hitachi Ltd | クラスタ型ディスクアレイ装置およびクラスタ型ディスクアレイ装置の運用方法 |
| US7171590B2 (en) * | 2002-07-29 | 2007-01-30 | Nec Corporation | Multi-processor system that identifies a failed node based on status information received from service processors in a partition |
| JP2012173927A (ja) * | 2011-02-21 | 2012-09-10 | Nec Corp | 電子装置、集積装置、情報処理システム、および、処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3374910B2 (ja) | 2003-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866426B2 (ja) | クラスタ計算機におけるメモリ障害処理方法及びクラスタ計算機 | |
| US6826123B1 (en) | Global recovery for time of day synchronization | |
| US7668923B2 (en) | Master-slave adapter | |
| US6536000B1 (en) | Communication error reporting mechanism in a multiprocessing computer system | |
| US20050081080A1 (en) | Error recovery for data processing systems transferring message packets through communications adapters | |
| US20050091383A1 (en) | Efficient zero copy transfer of messages between nodes in a data processing system | |
| JPH11232237A (ja) | クロスバースイッチを有する情報処理装置およびクロスバースイッチ制御方法 | |
| JP2003506788A (ja) | 冗長システム・コントローラを試験する診断ケージ・モード | |
| EP1701267B1 (en) | Address snoop method and multi-processor system | |
| US20050080869A1 (en) | Transferring message packets from a first node to a plurality of nodes in broadcast fashion via direct memory to memory transfer | |
| US20050080920A1 (en) | Interpartition control facility for processing commands that effectuate direct memory to memory information transfer | |
| US7978693B2 (en) | Integrated circuit and method for packet switching control | |
| US6671792B1 (en) | Share masks and alias for directory coherency | |
| US20050080945A1 (en) | Transferring message packets from data continued in disparate areas of source memory via preloading | |
| US7043603B2 (en) | Storage device control unit and method of controlling the same | |
| EP3788493B1 (en) | Data processing network with flow compaction for streaming data transfer | |
| US20060212749A1 (en) | Failure communication method | |
| US20050078708A1 (en) | Formatting packet headers in a communications adapter | |
| WO2006071714A1 (en) | Multiple cell computer systems and methods | |
| US11714755B2 (en) | System and method for scalable hardware-coherent memory nodes | |
| JP2001034587A (ja) | マルチプロセッサシステム | |
| US20050165974A1 (en) | Computer apparatus and computer system | |
| US7069362B2 (en) | Topology for shared memory computer system | |
| US6510471B1 (en) | Method for choosing device among plurality of devices based on coherncy status of device's data and if device supports higher-performance transactions | |
| JP2001007893A (ja) | 情報処理システム及びそれに用いる障害処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |