KR970000216B1 - 홀더를 갖는 반도체 장치 유니트 및 이를 이용한 반도체 장치의 장착방법 - Google Patents

홀더를 갖는 반도체 장치 유니트 및 이를 이용한 반도체 장치의 장착방법 Download PDF

Info

Publication number
KR970000216B1
KR970000216B1 KR1019920009499A KR920009499A KR970000216B1 KR 970000216 B1 KR970000216 B1 KR 970000216B1 KR 1019920009499 A KR1019920009499 A KR 1019920009499A KR 920009499 A KR920009499 A KR 920009499A KR 970000216 B1 KR970000216 B1 KR 970000216B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
holder
holding
device unit
semiconductor
Prior art date
Application number
KR1019920009499A
Other languages
English (en)
Other versions
KR920022470A (ko
Inventor
노리오 다니구찌
준이찌 가사이
가주또 쓰지
미찌오 소노
마사노리 요시모또
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920022470A publication Critical patent/KR920022470A/ko
Application granted granted Critical
Publication of KR970000216B1 publication Critical patent/KR970000216B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S269/00—Work holders
    • Y10S269/903—Work holder for electrical circuit assemblages or wiring systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

홀더를 갖는 반도체 장치 유니트 및 이를 이용한 반도체 장치의 장착방법
제1도는 본 발명에 따른 반도체 장치 유니트의 제1실시예를 도시한 사시도.
제2도는 제1도에 도시한 반도체 장치를 도시한 사시도.
제3도는 제1도에 도시한 홀더 내에 반도체 장치의 보지상태를 설명하기 위한 사시도.
제4a도 내지 제4d도는 제1도에 도시한 회로기판에 반도체 장치 리드의 납땜을 설명하기 위한 사시도.
제5도는 본 발명에 따른 반도체 장치 유니트의 제2실시예를 도시한 사시도.
제6도는 본 발명에 따른 반도체 장치 유니트의 제3실시예를 도시한 사시도.
제7도는 본 발명에 따른 반도체 장치 유니트의 제4실시예를 도시한 사시도.
제8도는 본 발명에 이용 가능한 반도체 장치를 도시한 사시도.
제9도는 본 발명에 이용 가능한 다른 반도체 장치를 도시한 사시도.
제10도는 본 발명에 따른 반도체 장치 유니트의 제5실시예를 도시한 사시도.
제11도는 본 발명에 따른 반도체 장치 유니트의 제6실시예를 도시한 사시도.
제12도는 본 발명에 따른 반도체 장치 유니트의 제7실시예를 도시한 사시도.
제13도는 본 발명에 따른 반도체 장치 유니트의 제8실시예를 도시한 사시도.
제14도는 본 발명에 따른 반도체 장치 유니트의 제9실시예를 도시한 사시도.
본 발명은 일반적으로 반도체 장치 유니트 및 이를 장착시키기 위한 방법에 관한 것으로서, 특히 홀더를 구비한 반도체 장치 유니트 및 이 홀더를 이용한 반도체 장치의 장착 방법에 관한 것이다.
최근 들어 컴퓨터 시스템의 크기가 좀더 줄어듬에 따라 반도체 장치를 고밀도로 패키지할 필요가 있다.
한편, 다이나믹 랜덤 억세스 메모리(DRAM)와 같은 기억장치에 있어서, 동일 구조를 갖는 다수의 반도체 장치들은 단일 회로기판상에 패키징되므로, 동일 구조를 갖는 다수의 반도체 장치들을 고효율로서 패키징하는 방법을 실현할 필요가 있다.
패키징 밀도를 증가시키기 위해서, 패키지 구조는 매우 중요한 인자가 되고 있다. 통상적으로 소형 윤곽 패키지(SOP), 단일 인-라인 패키지(SIP) 및 지그재그 인-라인 패키지(ZIP)와 같은 소형의 박막 패키지들은 고밀도로 패키징할 수 있는 패키지 구조로서 알려져 있다.
SOP는 표면 패키지(표면 장착)의 일종이다.
다시 말하면, SOP형 반도체 장치는 회로기판에 형성된 납땜부에 배치되고, 그후 납이 반도체 장치를 고정시키기 위해 용해된다.
한편, SIP 및 ZIP와 같은 수직형 패키지는 리드들이 패키지의 한 측면을 따라 일렬로 배치되는 구조를 갖는다. 따라서, 수직형 패키지는 회로기판상에 수직적으로 장착된다. 이러한 수직장착에 의해서 패키징 밀도를 향상시킬 뿐만 아니라, 패키지의 냉각 효율을 향상시킬 수 있다.
그러나, SOP의 경우, 패키지가 얇은 판형을 갖기 때문에 흠이 용이하게 패키지에 형성되고 패키지의 내열이 커지게 된다는 문제점이 있었다. 또한, 패키지가 표면 장착되기 때문에 예컨대 SIP에 비해 패키징 면적이 크게 된다는 문제점이 있었다.
SIP와 ZIP의 경우, 리드들이 그의 일측면으로부터 외측으로 연장되어 있기 때문에 패키지 스탠드를 제작하기가 곤란하고, 패키징(또는 장착) 공정을 수행하기가 매우 번거롭다는 문제점이 있었다.
이러한 이유 때문에, 수직 패키지 회로기판에 보지하려는 구조가 제안되었었다. 이러한 구조에 따르면, 패키지에는 돌기들이 형성되고, 이들 돌기에 대응하는 구멍들이 회로기판에 제공되었다. 수직 패키지는 돌기들이 회로기판의 대응 구멍에 결합되는 상태로 회로기판에 지지된다.
그러나, 이러한 구조에 의하면, 구멍들이 회로기판에 반드시 형성되어야만 하고, 구멍들을 형성하는 부가적인 단계로 인해서 수율이 낮아지게 된다는 문제점이 있었다.
한편, SIP 및 ZIP와 같은 수직 패키지를 얇게 만들었을 경우에는 패키지에 흠이 용이하게 형성되고, 패키지의 내열이 커지게 된다는 문제점이 있었다.
따라서, 본 발명의 일반적인 목적은 상기의 문제점을 해소할 수 있는 신규의 유용한 반도체 장치 유니트 및 이를 장착시키기 위한 방법을 제공하는데 있다.
본 발명의 또다른 목적은 다수의 보지부를 갖는 홀더와 이 홀더의 보지부에 의해 보지되는 다수의 반도체 장치로 구성되되, 각각의 반도체 장치는 상하측면이 대체로 평형 육면체로 형성되고, 적어도 한 측면에는 반도체 장치가 홀더의 보지부에 의해 보지될 때 노출되는 리드가 제공된 반도체 장치 유니트를 제공하는데 있다. 본 발명의 반도체 장치 유니트에 따르면, 반도체 장치가 홀더에 의해 보지되기 때문에 반도체 장치를 회로기판상에 수직적으로 지지할 수 있게 된다.
반도체 장치가 회로기판에 배치될 수 있도록 한 피치는 2개 이상의 반도체 장치를 홀더의 한 개의 보지부에 의해서 보지할 경우 특히 향상된다. 그러므로 본 발명은 고밀도 패키징을 실현할 수 있다. 더욱이, 홀더는 기계적 강도가 매우 크지 않은 비교적 얇은 반도체 장치를 보호하게 된다. 또한, 반도체 장치에서 발생되는 열은 열전도에 의해 홀더에 전달되고, 반도체 장치 유니트의 전체 내열은 반도체 장치 자체의 것에 비해 향상된다.
본 발명의 또다른 목적은 적어도 한 측면에 리드가 제공된 다수의 반도체 장치를 회로기판에 장착시키는 방법을 제공하는데 있는 바, 이는 (a) 리드들이 노출되도록 반도체 장치를 홀더의 보지부에 보지하는 단계와 (b) 노출된 리드들은 회로기판에 연결시킴으로써 홀더에 의해 보지된 반도체 장치를 회로기판에 장착하는 단계로 구성된다. 본 발명의 방법에 따르면, 반도체 장치가 홀더에 의해 보지되기 때문에 반도체 장치를 회로기판상에 수직적으로 지지할 수 있게 된다. 반도체 장치가 회로기판에 배치될 수 있도록 한 피치는 2개 이상의 반도체 장치를 홀더의 한 개의 보지부에 의해 보지할 경우 특히 향상된다. 그러므로, 본 발명은 고밀도 패키징을 실현할 수 있다. 더욱이, 홀더는 기계적 강도가 매우 크지 않은 비교적 얇은 반도체 장치를 보호하게 된다. 또한, 반도체 장치에서 발생되는 열은 열전도에 의해 홀더에 전달되고, 반도체 장치 유니트의 전체 내열은 반도체 장치 자체의 것에 비해 향상된다.
본 발명의 다른 목적 및 특징들을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
우선, 본 발명에 따른 반도체 장치 유니트의 제1실시예를 설명하기로 한다. 제1도는 본 발명의 제1실시예인 바, 제1도에 있어서, 반도체 장치 유니트(1)는 반도체 장치(2)와 이 반도체 장치(2)를 보지하는 홀더(3)를 포함한다.
예컨대, 반도체 장치(2)는 DRAM과 같은 메모리 장치이고, 동일 구조를 갖는 다수의 반도체 장치들이 단일 회로기판(7)상에 패키징된다. 각각의 반도체 장치(2)는 제2도에 확대도시한 바와 같은 수직 패키지 구조를 갖는 바, 제2도에 도시한 반도체 장치(2)에 있어서, 다수의 리드들(5)은 소정의 합성 수지로 만든 패키지(4)의 일측면으로부터 외측으로 연장되어 있다. 메모리 장치와 같은 반도체 소자(도시하지 않았음)는 패키지(4)내에 들어 있다. 패키지(4)는 비교적 얇기 때문에 반도체 장치(2) 자체의 기계적 강도는 낮으며 그의 내열은 크게 된다. 한편, 제2도에 도시한 바와 같이, 리드들(5)은 그의 끝부분이 L-자형으로 만곡되어 있다.
제2도에 도시한 수직 패키지 구조를 갖는 반도체 장치(2)는 그 자체로서 회로기판(7)상에 용이하게 지지될 수 없다. 비록 반도체 장치(2)를 회로기판(7)상에 지지되도록 할 경우일지라도 반도체 장치(2)는 너무나 불안정하여 회로기판(7)상에서의 리드(5)의 납땜을 만족할 수 없게 된다.
본 발명에 따르면, 회로기판(7)상에서 스스로 안정되고 지지될 수 없는 반도체 장치들(2)은 홀더(3)에 의해 지지되므로써 반도체 장치(2)는 회로기판(7)상에서 리드들(5)은 납땜할 때 회로기판(7)위에 안정하게 지지된다.
예컨대, 홀더(3)는 합성수지로 형성되며, 제3도에 도시한 바와 같이 박스형으로 만들어진다. 본 실시예에 있어서, 홀더(3)는 반도체 장치들(2)을 수용하기 위한 5개의 보지부(6)를 갖는다. 각각의 보지부(6)는 홀더(3)의 전면과 하측면에서 개방된다. 보지부(6)는 공지된 수단에 의해 홀더(3)를 형성하는 방법과 동일하게 형성될 수도 있다.
반도체 장치 유니트(1)의 조립시, 각각의 반도체 장치(2)는 홀더(3)의 대응 보지부(6)안으로 삽입된다. 반도체 장치 유니트(1)는 이러한 간단한 동작에 의해 조립된다. 따라서, 패키징 공정은 복잡하게 되지 않고, 반도체 장치 유니트(1)를 조립하는 이러한 공정에 의해 제조단계수를 많이 증가시키지 않을 것이다.
그 다음, 제4a도 내지 제4d도를 참조하여 반도체 장치(2)의 리드(5)를 회로기판(7)에 납땜하는 방법을 설명한다.
첫째로 제4a도에서와 같이, 다수의 윈도우(101)를 포함하는 마스크(100)를 회로기판(7)에 위치시켜 각각의 윈도우(101)가 납이 인가되는 대응 영역(105)과 일치되도록 한다.
둘째로, 제4b도와 같이, 납(107) 두루마리를 마스크(100)위에서 화살표 방향으로 굴려서 윈도우(101)를 통해 회로기판(7)의 영역(105)에 납(107)을 형성시킨다.
세째로, 제4c도에 도시한 바와 같이, 마스크(100)를 제거하여 납부(107a)를 회로기판(7)의 영역(105)에 형성시킨다.
네째로, 제4d도에 도시한 바와 같이, 각각의 반도체 장치(2)(명세서 및 도면의 간략화를 위해 한 개만을 도시하였다)를 회로기판(7)상에 위치시킴으로써 리드(5)를 대응 납부(107a)에 안착되도록 한다. 그런 다음, 밀착 공정을 수행하여 용해된 납부(107a)에 의해서 리드(5)를 회로기판(7)에 연결시킨다.
제1도는 반도체 장치 유니트(1)의 조립 상태를 도시한 것이고, 반도체 장치(2)는 홀더(3)내에 위치된다.
리드는 홀더(3)내에 있는 각각의 반도체 장치(2)로부터 외측으로 연장된다. 따라서, 각각의 반도체 장치(2)가 스스로 회로기판(7)에 안정하게 지지될 수 없을지라도, 홀더(2)내에 있는 반도체 장치(2)는 서로 협조하여 회로기판(7)에 안정되게 지지될 수 있다. 그러므로 전술한 구조와 같이 회로기판(7)에 구멍을 제공할 필요가 없으며 패키징 효율을 향상시킬 수가 있다. 또한, 반도체 장치(2)가 홀더(3)에 의해 보지되기 때문에 반도체 장치(2)를 회로기판(7)에 배치시키는 피치를 경감하고 높은 패키징 밀도를 실현할 수 있다.
패키지(4)는 비교적 얇으며 반도체 장치(2) 자체는 만족한 기계적 강도를 갖지 않고, 큰 내열을 갖게 된다. 그러나, 반도체 장치(2)가 홀더(3)에 의해 보지될 경우, 각 반도체 장치(2)의 패키지(4)는 대응 보지부(6)를 한정하는 홀더(3)의 벽과 연속 접촉된다.
이 때문에, 홀더(3)는 각 반도체 장치(2)의 기계강도를 향상시키기 위한 지지부재로서 작용하고, 비록 패키지(4) 자체가 비교적 얇을지라도 패키지(4)에는 흠이 용이하게 형성되지 않을 것이다.
더욱이, 각 반도체 장치(2)에서 발생되는 열은 열전도에 의해 홀더(3)에 전달된다. 그 결과, 반도체 장치 유니트(1)의 전체 내열은 반도체 장치(2) 자체의 내열에 비해 감소되며, 상기의 열은 효과적으로 방출된다. 그러므로, 각 반도체 장치(2)에서의 바람직하지 않은 열의 효과를 줄일 수가 있다.
제5도는 본 발명에 따른 반도체 장치 유니트의 제2실시예를 도시하였다. 제5도에 도시한 반도체 장치 유니트(11)는 홀더(13)와 이 홀더(13)의 보지부(16)에 지지된 다수의 반도체 장치(2)를 포함한다. 이 실시예에 있어서, 보지부(16)는 홀더(13)의 하측면에서만 개방되어 있다. 따라서, 홀더(3)에 의해 보지된 각 반도체 장치(2)의 측면(2a)이 외측으로 노출된 제1도에 도시한 제1실시예에 비해 반도체 장치(2)의 기계강도 및 내열은 제2실시예에서 향상된다.
다시 말하면, 홀더(13)의 보지부(16)는 홀더(13)의 하측면에서만 개방된 장방형 구멍이다. 이 때문에, 반도체 장치(2)는 반도체 장치(2)가 보지부(16)에 의해 보지될 때 홀더(13)에 묻히게 되고, 리드(5)가 제공된 면을 제외한 반도체 장치(2)의 모든 외측면은 보지부(16)를 형성하는 벽과 연속 접촉된다. 그러므로, 반도체 장치(2)의 기계강도는 제1실시예에 비해 향상되고, 반도체 장치(2)의 냉각 효율을 증가시킬 수 있다.
제6도는 본 발명에 따른 반도체 장치 유니트의 제3실시예를 도시하였다. 제6도에 있어서, 제1도 내지 제3도에 해당하는 부품은 동일 참조 부호로 표시하였으므로 그의 상세한 설명은 생략한다.
제6도에 도시한 반도체 장치 유니트(21)는 홀더(3)의 외측면 주위에 제공된 냉각핀(24)을 포함한다. 예컨대, 냉각핀(24)은 금속으로 만들어서 반도체 장치(2)의 냉각 효율을 향상시킨다.
제7도는 본 발명에 따른 반도체 장치 유니트의 제4실시예이다. 제7도에 있어서, 제1도 내지 제3도에 해당하는 부품과 동일한 것은 동일 참조 부호로 표시하였으므로 그의 상세한 설명은 생략한다.
제7도에 도시한 반도체 장치 유니트(31)는 홀더(3)의 상측면에 제공된 냉각핀(34)을 포함한다. 이 냉각핀(34)은 반도체 장치(2)의 냉각 효율을 향상시킨다.
제6도 및 제7도에 있어서, 홀더(3)는 금속이나 플라스틱으로 만들 수도 있고, 냉각핀(24,34)도 금속이나 플라스틱으로 만들 수도 있다. 홀더(3)와 냉각핀(24,34)에 이용하기 위한 임의의 재료조합이 있을 수도 있지만, 동일한 재료가 이들 중 2개를 위해 이용될 경우 냉각핀(24,34)은 홀더(3)에 일체로 형성될 수도 있다.
상기의 실시예에 있어서, 반도체 장치(2)는 L-자형의 리드(5)를 갖는다. 그러나, 제8도 및 제9도에 도시한 반도체 장치와 같이 다른 종류의 반도체 장치를 사용할 수도 있다. 제8도 및 제9도에 도시한 반도체 장치는 제5실시예 내지 제8실시예에 이용될 수도 있다.
제8도에 도시한 반도체 장치(21)는 지그재그로 배치된 리드(51)를 갖으므로써, 리드(51)의 밀도가 향상될 수도 있다.
제9도에 도시한 반도체 장치(22)는 루프형 리드(52)를 갖는다. 리드(52)의 형상은 반도체 장치(22)를 회로기판(7)위에 스스로 지지시킬 수 있도록 할 수 없으나, 본 발명은 그러한 다수의 반도체 장치(22)를 홀더를 사용하여 회로기판(7)에 안정하게 지지시킬 수 있다.
제10도는 본 발명에 따른 반도체 장치 유니트의 제5실시예를 도시하였다. 제10도에서 제1도 내지 제3도에 해당하는 부품과 동일한 것은 동일 참조번호로 표시하였으므로 그의 상세한 설명은 생략한다.
제10도의 반도체 장치 유니트(41)에 따르면, 냉각핀(44)은 홀더(3)에 의해 지지되는 각 반도체 장치(2)의 좌측부에 제공되고, 각각의 냉각핀(44)은 홀더(3)로부터 돌출되어 있다. 따라서, 반도체 장치(2)의 냉각 효율은 향상된다.
제11도는 본 발명에 따른 반도체 장치 유니트의 제6실시예를 도시하였다. 제11도에 있어서, 제1도 내지 제3도에 해당하는 부품과 동일한 것은 동일 참조 번호로 도시하였으므로 그의 상세한 설명은 생략한다.
제11도의 반도체 장치 유니트(51)에 의하면, 다수의 냉각핀(54a)으로 된 냉각부(54)는 홀더(3)의 상측면에 제공된다. 홀더(3)는 금속이나 플라스틱으로 만들고, 냉각부(54) 역시 금속이나 플라스틱으로 만들어진다. 홀더(3)와 냉각부(54)에 이용하기 위한 임의의 재료조합이 이용될 수도 있지만, 동일한 재료가 이들 중 2개를 위해 이용될 경우, 냉각부(54)는 홀더(3)와 일체로 형성될 수도 있다.
제12도는 본 발명에 따른 반도체 장치 유니트의 제7실시예를 도시하였다. 제12도에 있어서, 제1도 내지 제3도에 해당하는 부품은 동일 참조번호로 도시하였으므로 그의 상세한 설명은 생략한다.
제12도의 반도체 장치 유니트(61)에 의하면, 각 반도체 장치(2)의 상측부만이 홀더(63)내에 결합된다. 다시 말하면 홀더(63)의 보지부(66)가 반도체 장치(2)의 상측부만을 보지한다. 보지부(66)를 한정하는 홀더(63)의 벽들은 반도체 장치(2)의 상측부와 연속 접촉되므로 홀더(63)는 리드(5)가 회로기판(7)에 납땜될 때 반도체 장치(2)를 회로기판(7)에 안정되게 지지할 수 있도록 한다.
제13도는 본 발명에 따른 반도체 장치 유니트의 제8실시예를 도시하였다.
제13도에 있어서, 제1도 내지 제3도에 해당하는 부품과 동일한 것은 동일 참조 번호로 도시하였으므로 그의 상세한 설명은 생략한다.
제13도의 반도체 장치 유니트(71)에 있어서, 홀더(72)는 반도체 장치(23)를 수직으로 보지하기 위한 보지부(76V)와 반도체 장치를 수평으로 보지하기 위한 보지부(76H)를 갖는다. 각각의 반도체 장치(23)의 2개의 인접된 측면에는 리드(5)가 제공되어 있다. 반도체 장치(23)가 홀더(73)의 보지부(76V)에 의해 보지될 경우, 반도체 장치(23)의 리드(5)는 홀더(73)의 전면 및 하측면에 노출된다. 한편, 반도체 장치(2)가 홀더(73)의 보지부(76H)에 의해 보지될 경우, 반도체 장치(2)의 리드는 홀더(73)의 전면에 노출된다. 그러므로 이 실시예에 따르면, 홀더(73)의 전면에 노출된 리드(5)와 홀더(73)의 하측면에 노출된 리드(5)는 회로기판(7)에 납땜될 수 있다. 따라서, 이 실시예는 다수의 리드(5)를 갖는 반도체 장치(23)를 회로기판(7)에 패키징할 수 있다는 장점이 있다. 또한, 상이한 종류의 반도체 장치는 패키징 공정시에 홀더(73)에 의해 확실히 지지될 수가 있다.
제14도는 본 발명에 따른 반도체 장치 유니트의 제9실시예를 도시한 것이다. 제14도에 있어서, 제1도 내지 제3도에 해당하는 부품은 동일 참조 번호로 표시하였으므로 그의 상세한 설명은 생략한다.
제14도의 반도체 장치 유니트(81)에 있어서, 홀더(83)는 2개의 보지부(86)를 갖는다. 각각의 보지부(86)는 3개의 반도체 장치(2)를 연속 접촉되게 보지한다. 따라서, 반도체 장치(2)가 회로기판(7)상에 배치될 수 있는 피치는 좀더 향상될 수도 있다. 물론, 홀더(83)의 각 보지부(86)에 의해 보지되는 반도체 장치(2)의 수는 3개로 제한되지 않으며, 1개 이상의 반도체 장치(2)가 각 보지부(86)에 의해 지지될 수도 있다.
전술한 각각의 실시예에 있어서, 반도체 장치의 면과, 반도체 장치의 적어도 한 부분을 보지하는 홀더의 벽간에는 공기가 존재하지 않는 것이 바람직하다. 반도체 장치의 접촉면과 홀더의 보지부를 한정하는 벽간의 연속 접촉을 위해서는 반도체 장치의 면 및/또는 홀더의 보지부를 한정하는 벽에 그리스와 같은 윤활제를 도포하는 것이 좋다.
또한, 홀더의 형상은 전술한 실시예의 것으로 한정되는 것이 아니다. 다시 말하면, 전술한 실시예에서의 홀더는 반도체 장치의 일반적인 평행 육면체에 따라 평행 육면체로 형성될지라도, 기타의 다른 형상을 갖을 수도 있다.
더욱이, 제2실시예를 제외한 각각의 실시예에 있어서, 홀더의 전면으로 노출된 반도체 장치의 측면은 홀더의 전면과 일치시킬 필요가 없다. 다시 말하면, 반도체 장치의 단부는 홀더의 전면으로부터 약간 돌출될 수도 있다.
또한, 본 발명은 이들 실시예에 제한되는 것이 아니라, 본 발명의 범주를 벗어나지 않고서 많은 변경 및 수정이 있을 수도 있다.

Claims (36)

  1. 슬로트(slot)구조 또는 웰(well)구조를 갖는 다수의 보지부(6,16,66,76,86)를 갖는 홀더(3,13,63,73,83)와 상기 홀더의 보지부에 의해 보지되는 다수의 반도체 장치(2,21∼23)로 구성시키되, 각각의 반도체 장치는 상,하측면을 갖는 대체로 평행육면체로 형성되고, 적어도 한 개의 측면에는 반도체 장치가 홀더의 보지부에 의해 보지되는 경우 노출되는 리드(5)가 제공됨을 특징으로 하는 반도체 장치 유니트.
  2. 제1항에 있어서, 상기 홀더(3,13,63,73,83)의 보지부(6,16,66,76,86)는 상기의 반도체 장치(2,21∼23)를 상호 수직 및 평행으로 보지함을 특징으로 하는 반도체 장치 유니트.
  3. 제1항 또는 제2항에 있어서, 상기 홀더(3,13,63,73,83)의 보지부(6,16,66,76,86)는 리드(5)가 제공된 각각의 반도체 장치(2,21∼23)의 적어도 한 측면이 노출되도록 한 슬로트 구조를 갖음을 특징으로 하는 반도체 장치 유니트.
  4. 제1항 또는 제2항에 있어서, 상기 홀더(13)의 보지부(16)는 리드(5)가 제공된 각각의 반도체 장치(2,21∼23)의 한 측면만이 노출되도록 한 웰 구조를 갖음을 특징으로 하는 반도체 장치 유니트.
  5. 제1항 또는 제2항에 있어서, 상기 홀더(63)의 보지부(66)는 리드(5)가 제공된 단부를 제외한 각각의 반도체 장치(2,21,22)의 단부만이 상기의 홀더에 의해 지지되도록 한 슬로트 구조를 갖음을 특징으로 하는 반도체 장치 유니트.
  6. 제1항 또는 제2항에 있어서, 상기 홀더(2,73,83)의 보지부(6,76,86)는 반도체 장치(2,21∼23)의 2측면과 리드가 제공된 측면이 노출되도록 한 슬로트 구조를 갖음을 특징으로 하는 반도체 장치 유니트.
  7. 제6항에 있어서, 반도체 장치(2,21,22)는 반도체 장치의 제1측면으로부터 외측으로 연장된 냉각판(44)을 갖으며, 반도체 장치의 제1측면은 슬로트 구조를 갖는 보지부(6)를 통해 노출된 2개의 측면중 하나임을 특징으로 하는 반도체 장치 유니트.
  8. 제6항에 있어서, 반도체 장치의 제1측면을 포함하는 반도체 장치(2,21,∼23)의 단부는 상기 홀더(3,73,83)로부터 돌출되고, 반도체 장치의 제1측면은 슬로트 구조를 갖는 보지부(3,73,83)를 통해 노출된 2개의 측면중 하나임을 특징으로 하는 반도체 장치 유니트.
  9. 제1항에 있어서, 상기의 홀더(3)에는 각 반도체 장치(2,21∼23)로부터 발생되는 열을 방사하기 위한 냉각부(24,34,54)가 또한 제공됨을 특징으로 하는 반도체 장치 유니트.
  10. 제9항에 있어서, 상기의 냉각부(24,34,54)는 상기 홀더(3)의 적어도 1개의 외측면을 덮음을 특징으로 하는 반도체 장치 유니트.
  11. 제9항에 있어서, 상기의 냉각부(34,54)는 상기 홀더(3)의 적어도 1개의 외측면으로부터 돌출된 다수의 핀(34,54a)을 포함함을 특징으로 하는 반도체 장치 유니트.
  12. 제9항 내지 제11항 중 어느 하나에 있어서, 상기의 홀더(3)는 금속 및 플라스틱으로 제조되고, 상기의 냉각부(24,34,54)는 금속 및 플라스틱으로 제조됨을 특징으로 하는 반도체 장치 유니트.
  13. 제12항에 있어서, 상기의 홀더(3)와 냉각부(24,34,54)는 동일 재료의 일체식으로 형성됨을 특징으로 하는 반도체 장치 유니트.
  14. 제1항에 있어서, 상기 홀더(3,14,63,73)의 각 보지무(6,16,66,76)는 한 개의 반도체 장치(2,21∼23)를 보지함을 특징으로 하는 반도체 장치 유니트.
  15. 제1항에 있어서, 상기 홀더(83)의 각 보지부(86)는 다수의 반도체 장치(2,21∼23)를 보지함을 특징으로 하는 반도체 장치 유니트.
  16. 제14항에 있어서, 상기 홀더(73)의 보지부(76)는 반도체 장치(2,21∼23)를 수직으로 보지하기 위한 제1보지부(76V)와 상기 반도체 장치(2,21∼23)를 수평으로 보지하기 위한 제2보지부(76H)를 포함함을 특징으로 하는 반도체 장치 유니트.
  17. 제16항에 있어서, 상기 홀더(73)의 제1보지부(76V)에 의해 보지된 반도체 장치(23)의 2개의 인접된 측면에는 리드(5)가 제공됨을 특징으로 하는 반도체 장치 유니트.
  18. 제1항에 있어서, 보지부(6,16,66,76,86)를 규정하는 상기 홀더(3,13,63,73,83)의 벽은 반도체 장치(2,21∼23)의 적어도 상,하측면에서 연속 접촉됨을 특징으로 하는 반도체 장치 유니트.
  19. 제18항에 있어서, 보지부(6,16,66,76,86)를 규정하는 상기 홀더(3,13,63,73,83)의 적어도 한개의 벽과 반도체 장치(2,21∼23)의 적어도 상,하측면에는 윤활제가 도포됨을 특징으로 하는 반도체 장치 유니트.
  20. 제1항에 있어서, 반도체 장치(2,22,23)의 리드(5)는 L-자형 및 루프형으로 형성됨을 특징으로 하는 반도체 장치 유니트.
  21. 제1항에 있어서, 반도체 장치(2)의 리드(5)는 그의 측면에 지그재그형태로 배치됨을 특징으로 하는 반도체 장치 유니트.
  22. 제1항에 있어서, 각각의 반도체 장치(2,21∼23)는 반도체 장치가 그 자체로 지지될 수 없도록 한 두께를 갖음을 특징으로 하는 반도체 장치 유니트.
  23. 적어도 한 측면에 리드(5)가 제공된 다수의 반도체 장치(2,21∼23)를 회로기판(7)에 장착시키기 위한 방법에 있어서, (a) 리드(5)가 노출되도록 반도체 장치(2,21∼23)를 홀더(3,13,63,73,83)의 슬로트(slot)구조 또는 웰(well)구조를 갖는 보지부(6,16,66,76,86)내에 보지하고, (b) 노출된 리드를 회로기판에 연결시킴으로써 홀더에 의해 보지된 반도체 장치를 회로기판(7)에 장착시키는 단계로 구성됨을 특징으로 하는 방법.
  24. 제23항에 있어서, 상기의 단계(a)는 반도체 장치(2,21∼23)를 상호 수직 및 평행으로 보지하는 홀더(3,13,63,73,83)를 사용함을 특징으로 하는 방법.
  25. 제23항 또는 제24항에 있어서, 상기의 단계(a)는 리드(5)가 제공된 각각의 반도체 장치(2,21∼23)의 적어도 한 측면이 노출되도록 한 슬로트 구조를 갖는 보지부(6,16,66,76,86)를 구비한 홀더(3,13,63,73,83)를 사용함을 특징으로 하는 방법.
  26. 제23항 또는 제24항에 있어서, 상기의 단계(a)는 리드(5)가 제공된 단부를 제외한 각 반도체 장치(2,21∼23)의 단부만이 홀더에 의해 지지되는 슬로트 구조를 갖는 보지부(66)를 구비한 홀더(63)를 사용함을 특징으로 하는 방법.
  27. 제23항 또는 제24항에 있어서, 상기의 단계(a)는 각 반도체 장치(2,21∼23)의 양측면 및 리드(5)가 제공된 측면을 포함하는 면이 노출되는 슬로트 구조를 갖는 보지부(6,76,86)를 구비한 홀더(3,73,83)를 사용함을 특징으로 하는 방법.
  28. 제23항에 있어서, 상기의 단계(a)는 각 반도체 장치(2,21∼23)로부터 발생되는 열을 방사하기 위한 냉각부(24,34,54)가 제공된 홀더(3)를 사용함을 특징으로 하는 방법.
  29. 제23항에 있어서, 상기의 단계(a)는 홀더의 각 보지부(6,16,66,76)가 한 개의 반도체 장치(2,21∼23)를 보지하도록 한 홀더(3,13,63,73)를 사용함을 특징으로 하는 방법.
  30. 제23항에 있어서, 상기의 단계(a)는 홀더의 각 보지부(86)가 다수의 반도체 장치(2,21∼23)를 보지하도록 한 홀더(83)를 사용함을 특징으로 하는 방법.
  31. 제23항에 있어서, 상기의 단계(a)는 반도체 장치(2,21∼23)를 수직으로 보지하기 위한 제1보지부(76V)와 반도체 장치(2,21,22)를 수평으로 보지하기 위한 제2보지부(76H)를 포함하는 홀더(73)를 사용함을 특징으로 하는 방법.
  32. 제31항에 있어서, 상기의 단계(a)는 홀더(73)의 제1보지부(76V)에 의해서 2개의 인접 측면에 제공된 리드(5)를 갖는 반도체 장치(23)를 보지함을 특징으로 하는 방법.
  33. 제23항에 있어서, 상기의 단계(a)는 홀더(3,13,63,73,83)의 보지부(6,16,66,76,86)에 반도체 장치(2,21∼23)를 보지하여 보지부를 규정하는 홀더의 벽이 반도체 장치(2,21∼23)의 적어도 상, 하측면과 연속접촉됨을 특징으로 하는 방법.
  34. 제33항에 있어서, 상기의 단계(a)는 보지부(6,16,66,76,86)를 규정하는 단계(3,13,63,73,83)의 적어도 1개의 벽과 반도체 장치(2,21∼23)의 적어도 상, 하측면에 윤활제를 도포함을 특징으로 하는 방법.
  35. 제23항에 있어서, 상기의 단계(b)는 노출된 리드(5)를 회로기판에 납땜함으로써 홀더(3,13,63,73,83)에 의해 보지된 반도체 장치(2,21∼23)를 회로기판(7)에 장착시킴을 특징으로 하는 방법.
  36. 제23항에 있어서, 각 반도체 장치(2,21∼23)는 회로기판(7)에 그 자체로 수직으로 지지될 수 없도록 한 두께를 갖음을 특징으로 하는 방법.
KR1019920009499A 1991-05-31 1992-06-01 홀더를 갖는 반도체 장치 유니트 및 이를 이용한 반도체 장치의 장착방법 KR970000216B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3129776A JPH04354363A (ja) 1991-05-31 1991-05-31 半導体装置ユニット
JP91-129776 1991-05-31

Publications (2)

Publication Number Publication Date
KR920022470A KR920022470A (ko) 1992-12-19
KR970000216B1 true KR970000216B1 (ko) 1997-01-06

Family

ID=15017936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009499A KR970000216B1 (ko) 1991-05-31 1992-06-01 홀더를 갖는 반도체 장치 유니트 및 이를 이용한 반도체 장치의 장착방법

Country Status (5)

Country Link
US (1) US5684675A (ko)
EP (1) EP0516096B1 (ko)
JP (1) JPH04354363A (ko)
KR (1) KR970000216B1 (ko)
DE (1) DE69212902T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
JP3253765B2 (ja) * 1993-06-25 2002-02-04 富士通株式会社 半導体装置
US5457071A (en) * 1993-09-03 1995-10-10 International Business Machine Corp. Stackable vertical thin package/plastic molded lead-on-chip memory cube
KR100268460B1 (ko) * 1996-12-07 2000-10-16 윤종용 표면실장용 반도체ic의 위치결정장치
US5944199A (en) * 1997-11-25 1999-08-31 Micron Technology, Inc. Integrated circuit package support system
DE19757612C1 (de) * 1997-12-23 1999-07-08 Siemens Ag Hybridschaltung mit einem System zur Wärmeableitung
DE19846456A1 (de) * 1998-10-08 2000-01-27 Siemens Ag Elektronisches Bauteil
US6201695B1 (en) 1998-10-26 2001-03-13 Micron Technology, Inc. Heat sink for chip stacking applications
US6496375B2 (en) * 2001-04-30 2002-12-17 Hewlett-Packard Company Cooling arrangement for high density packaging of electronic components
JP3631445B2 (ja) * 2001-06-06 2005-03-23 東芝三菱電機産業システム株式会社 平型半導体スタック装置
DE10319984B4 (de) * 2003-05-05 2009-09-03 Qimonda Ag Vorrichtung zum Kühlen von Speichermodulen
KR100586698B1 (ko) * 2003-12-23 2006-06-08 삼성전자주식회사 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
US20060221573A1 (en) * 2005-04-04 2006-10-05 Ming Li Heat sink for multiple semiconductor modules
US8680666B2 (en) * 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
JP5355867B2 (ja) * 2007-07-10 2013-11-27 ローム株式会社 集積回路素子
US7968989B2 (en) * 2008-06-27 2011-06-28 Integrated Device Technology, Inc Multi-package slot array
WO2011053311A1 (en) * 2009-10-30 2011-05-05 Hewlett-Packard Development Company, L.P. A frame having frame blades that participate in cooling memory modules
TW201144993A (en) * 2010-06-15 2011-12-16 Hon Hai Prec Ind Co Ltd Memory heat-dissipating device
TWI421024B (zh) * 2010-06-18 2013-12-21 Hon Hai Prec Ind Co Ltd 電子裝置
US10952352B2 (en) 2017-10-27 2021-03-16 Micron Technology, Inc. Assemblies including heat dispersing elements and related systems and methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579046A (en) * 1969-05-02 1971-05-18 Jordan Controls Inc Electrical housing assembly having a plurality of chambers with adjacent circuit board elements
DE2107549A1 (de) * 1970-02-19 1971-09-02 Texas Instruments Inc Trager einer elektronischen Schaltung mit einem Sammelsystem mit Warmeleitungs eigenschaften fur alle Richtungen
US4227238A (en) * 1977-09-28 1980-10-07 Nippon Gakki Seizo Kabushiki Kaisha Mounting and electrical connection means for operation unit for electric devices
US4220384A (en) * 1978-10-20 1980-09-02 Amp Incorporated Loose piece terminal mounting assembly
US4420795A (en) * 1981-08-17 1983-12-13 Scholz Donald T Electronic component mounting
US4553190A (en) * 1982-08-26 1985-11-12 Minnesota Mining And Manufacturing Co. Transparent container for electrostatic sensitive electronic components
US4498123A (en) * 1983-03-25 1985-02-05 Tellabs, Inc. Universal circuit module mounting structure
JPH0432778Y2 (ko) * 1984-10-23 1992-08-06
JPS6181170U (ko) * 1984-10-31 1986-05-29
WO1993013557A1 (en) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure for mounting the semiconductor chips in a three-dimensional manner
US4720771A (en) * 1985-07-05 1988-01-19 Chrysler Motors Corporation Heat sink assembly for a circuit board mounted integrated circuit
EP0218022B1 (en) * 1985-08-14 1992-07-29 OMRON Corporation Mounting structure for a surface-mounted-type component, and method of mounting a component of this type on a printed-circuit board
US4727456A (en) * 1986-05-06 1988-02-23 Northern Telecom Limited Leadless electronic component carrier
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
EP0354708A3 (en) * 1988-08-08 1990-10-31 Texas Instruments Incorporated General three dimensional packaging
US4965699A (en) * 1989-04-18 1990-10-23 Magnavox Government And Industrial Electronics Company Circuit card assembly cold plate
US4962442A (en) * 1990-03-30 1990-10-09 Thermalloy Incorporated Free-standing stanchion for supporting and protecting electronic device packages on circuit boards
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement
US5057969A (en) * 1990-09-07 1991-10-15 International Business Machines Corporation Thin film electronic device

Also Published As

Publication number Publication date
DE69212902D1 (de) 1996-09-26
EP0516096A3 (en) 1993-08-04
EP0516096B1 (en) 1996-08-21
DE69212902T2 (de) 1997-04-03
EP0516096A2 (en) 1992-12-02
US5684675A (en) 1997-11-04
KR920022470A (ko) 1992-12-19
JPH04354363A (ja) 1992-12-08

Similar Documents

Publication Publication Date Title
KR970000216B1 (ko) 홀더를 갖는 반도체 장치 유니트 및 이를 이용한 반도체 장치의 장착방법
US5260601A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
KR0127873B1 (ko) 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지
US5543664A (en) Ultra high density integrated circuit package
US5757621A (en) Heat sink assembly employing spring-loaded standoffs
JPS59217345A (ja) 放熱組立体
JPH05206688A (ja) 半導体装置とその面実装方法
KR950014123B1 (ko) 반도체 패키지
KR880700621A (ko) 납땜 베어링 리드를 가진 표면 설치가능한 집적회로 패키지
US5861669A (en) Semiconductor package for surface mounting
KR20050100684A (ko) 전자 부품 및 그 제조 방법
JPH06177501A (ja) メモリモジュール
JPH09124092A (ja) 電子部品搬送体
JP2001028391A (ja) 半導体集積回路装置格納用トレー
KR960001605B1 (ko) 방열핀 조립체를 구비한 반도체장치 및 이를 수용하기 위한 용기
JP3401990B2 (ja) 半導体装置とその収納キャリア
US6949818B2 (en) Semiconductor package and structure thereof
KR200171774Y1 (ko) 반도체 패키지 운반용 캐리어
JP2000164685A (ja) 電子部品の収納装置
US5831332A (en) Semiconductor package for surface mounting
JPH06239381A (ja) 多リード式電子部品の保持具
KR100270483B1 (ko) 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법
JPH05102334A (ja) 半導体装置および半導体装置ユニツト
JPH11233657A (ja) 半導体装置収納容器
JPH10129785A (ja) 収納容器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011227

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee