KR970000193B1 - 반도체 장치의 제조방법 및 반도체 제조장치 - Google Patents

반도체 장치의 제조방법 및 반도체 제조장치 Download PDF

Info

Publication number
KR970000193B1
KR970000193B1 KR1019920019528A KR920019528A KR970000193B1 KR 970000193 B1 KR970000193 B1 KR 970000193B1 KR 1019920019528 A KR1019920019528 A KR 1019920019528A KR 920019528 A KR920019528 A KR 920019528A KR 970000193 B1 KR970000193 B1 KR 970000193B1
Authority
KR
South Korea
Prior art keywords
wafer
region
temperature region
temperature
predetermined temperature
Prior art date
Application number
KR1019920019528A
Other languages
English (en)
Other versions
KR930008998A (ko
Inventor
쯔네오 타카키
Original Assignee
가부시기가이샤 에프티엘
쯔네오 타카키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4264183A external-priority patent/JPH0689867A/ja
Application filed by 가부시기가이샤 에프티엘, 쯔네오 타카키 filed Critical 가부시기가이샤 에프티엘
Publication of KR930008998A publication Critical patent/KR930008998A/ko
Application granted granted Critical
Publication of KR970000193B1 publication Critical patent/KR970000193B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/12—Heating of the reaction chamber
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D3/00—Charging; Discharging; Manipulation of charge
    • F27D2003/0034—Means for moving, conveying, transporting the charge in the furnace or in the charging facilities
    • F27D2003/0075—Charging or discharging vertically, e.g. through a bottom opening

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없슴.

Description

반도체 장치의 제조방법 및 반도체 제조장치
제1도는 본 발명에 실시에 사용하는 온도분포를 부여하는 장치의 도면.
제2도는 본 발명의 실시에 사용하는 다른 온도분포를 부여하는 장치의 도면.
제3도는 본 발명의 일실시예의 도면.
제4도는 제3도의 실시예의 온도분포를 표시한 도면.
제5도는 본 발명의 다른 일실시예의 도면.
제6도는 본 발명의 다른 일실시예의 도면.
제7도는 본 발명의 다른 일실시예의 도면.
제8도는 본 발명의 다른 일실시예의 도면.
제9도는 열차단체를 사용하는 본 발명의 일실시예의 도면.
* 도면의 주요부분에 대한 부호의 설명
1, 21 : 로체 2 : 웨이퍼
3,23 : 웨이퍼 홀더 4,24 : 석영반응관
5,25 : 석영보온관 6 : 웨이퍼이동봉
7 : 받침대 8 : 웨이퍼이동용 외관
9 : 웨이퍼이동용 마그네트 10 : 웨이퍼이동용 구동계
11 : 웨이퍼홀더승강계 12 : 석영제 반응계외관
13 : 석영제 반응계내관 14 : 석영히터관
15 : 히터 16 : 수냉재킷
17 : 반사판 22 : 상부히터
26 : 하부히트 27 : 석영보호관
30 : 배기구멍 32 : 도입관
33 : 배출관 34,35 : 반사링
36 : 열차단체 41,44 : 냉각수도입관
41',44' :냉각수출구
본 발명은 반도체의 제조방법 및 반도체 제조장치에 관한 것이고, 특히 전기로를 사용해서 금속열처리를 가능하게 하는 기술에 관한 것이다.
최근 반도체기술의 진보에 따라서 여러 가지의 열처리기술의 개발되어왔다. 초 LSI의 제조에는, 산화, 확산, CVD나 그밖의 열처리를 필요로 한다.
이들의 요구에 대한 열처리로로서는, 횡형로나 종형로라고 호칭하는 열벽(Hot wall)형 전기로가 사용되어 왔다.
한편, 소자치수의 미세화에 따라서, 얕은 접합형성과 불순물의 재분포의 억제가 요구되어오고 있으며, 열처리온도의 저감과 열처리시간의 단축이 관점에서 여러가지의 램프어닐링이 채용되어 오고 있다.
전자는 배치(batch)처리가 가능하고 온도의 안정성이 뛰어난 반면, 온도조절에 곤란이 있다. 후자는 복수개의 웨이퍼를 처리할 수 있고, 프로세스온도의 조절이 가능하다는 장점이 있어 최근 주목을 끌고 있다.
64M-DRAM에 대해서 말하자면, 0.35μ의 패턴롤의 디바이스로 되어오므로, 층간 절연막으로서의 CVD 산화막이나 평탄화용 B-PSG 막등의 리플로(reflow)막의 형성온도 및 리플로처리온도의 가열량에 매우 중요하게 되고 있다.
즉, 종래의 프로세스에서 제작한 트랜지스터는 850℃에서 장시간 예를들면 70~200분 이상의 열량을 가하면, 소스·드레인의 형성은 가하는 열량에 비례해서 형상변화가 발생하고, 이온주입의 불순물도스량이 많은 경우 트랜지스터의 특성을 현저하게 손상한다. 그래서, 소스·드레인의 주입량을 줄이면, 소스·드레인의 저항 및 전극인출의 접촉저항이 커지고, 트랜지스터는 소망의 특성을 얻을 수 없게 된다.
이 경우, 16M-DRAM(0.6~0.4μ룰)의 트랜지스터에 있어서 사용가능했던 모노실란을 사용하는 CVD 산화막 성장에서는, 통상의 경우 800~850℃, 60~120분으로서 고온 장시간의 조건으로 형성하기 때문에, 64M에서는 사용조건이 엄해진다.
64M의 프로세스에서는, 폴리실리콘층을 CVD 산화막에 의해서 피복한 위에, B-PSG막을 연속적으로 형성하는 프로세스를 다용한다. 여기에서의 B-PSG막은 평탄화막으로서 사용한다. 폴리실리콘층을 CVD 산화막에 의해서 피복하는 것은, B-PSG막중의 붕소나 인이 폴리실리콘중에 확산하는 것을 방지하기 위해서이다. 그 목적을 위하여 300~500Å 정도는 필요하다.
또, B-PSG막의 위에 알루미늄 배선을 형성하는 경우, 리플로후에 불순물을 함유하지 않은 CVD 산화막을 보호막으로서 형성해 두는 것이 필요하다. 또, 소스·드레인의 형상을 변화시키지 않기 위하여 저온처리 하는 것이 필수이고, 그 때문에 B-PSG에 산화 Ge를 첨가하는 등의 방법도 강구되고 있으나, 여러 가지의 물질을 다량으로 첨가하면 막질을 나쁘게 한다. 따라서, 현재의 시점에서 B-PSG막이 가장 좋은 막이라고 생각되고 있다.
상기한 바와 같이, 램프어닐링은 특히 얇은 접합의 디바이스의 제조에 적합한 것이나. 웨이퍼면내의 온도분포를 전기로 정도의 균일성으로 하는데 까지는 이르지 못하고 있고, 이에 의해 열변형이 발생하고, 웨이퍼의 둘레가장자리부로부터 슬립라인의 발생을 수반하게 된다.
6인치의 웨이퍼에서는 실험적으로는 램프어닐링은 상당한 성공을 거두고 있는 것 같지만, 양산수준에서의 다량의 실험을 행할때에는, 역시 슬립라인의 발생을 피할 수 없고, 양산에 도움되기 위해서는 상당한 정도까지 승온속도를 내리지 않으면 안된다.
또한 16M-DRAM에서 필요하게 되는 8인치 웨이퍼에 대해서는, 금속가열어닐링은 더욱 어려워지고, 현상황의 스케일업으로는 현실의 양산에 도움될 수 없다.
이 급속가열어닐링을 실리콘 카바이드의 반응관을 사용한 열벽형 전기로에서 실시하는 시도도 보고되어 있다(미국 진공과학기술지 J. VAC. SCI. TECHNOL. B. 8권 6호 1990년 11/12월).
그러나, 이 로(爐)는 단순한 어닐링을 행할 뿐인 로에 지나지 않는다.
본 발명은, 이 문제점에 비추어서, 8인치 이상의 대구경 웨이퍼를 급속가열어닐링할 때에 가열되는 웨이퍼의 면내온도분포를 최소로 조절할 수 있는 방법을 제공하는 것을 목적으로 하고, 또한 반도체 프로세스와 적합성을 갖춘 클린프로세스를 실현할 수 있는 제조방법을 제공하고자 하는 것이다. 또, 이 목적을 달성하는 동시에 입자의 발생이 적은 반도체 제조장치와 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위하여, 첫째로, 웨이퍼의 삽입단부로부터 깊이방향으로 일정길이의 소정 온도영역과 당해 소정온도보다 높은 일정길이의 고온영역을 구비한 로의 삽입단부로부터 웨이퍼를 삽입하고, 소정온도영역에서 제1처리를 행하고, 이어서 웨이퍼를 고온영역에 이동시켜, 제2처리를 행하고, 소정온도영역에 복귀시키는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
둘째로, 박막을 성장하는 온도의 소정온도영역과 이 온도보다 높은 리플로 온도를 설정한 고온영역을 구비한 로에, 웨이퍼를 삽입하고, 상기 소정온도영역에서 박막을 성장시키고, 이어서 상기 웨이퍼를 리플로 온도를 설정한 고온영역에 이동시켜, 박막의 리플로를 행하는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이며, 셋째로, 박막을 성장하는 온도의 소정온도영역과 이 온도보다 높은 리플로 온도를 설정한 고온영역을 구비한 로에, 웨이퍼를 삽입하고, 상기 소정온도영역과 이 온도보다 높은 리플로 온도를 설정한 고온영역을 구비한 로에, 웨이퍼를 삽입하고, 상기 소정온도영역에서 박막을 성장시키고, 이어서, 이 웨이퍼를 리플로 온도를 설정한 고온영역에 이동시키고, 리플로를 행하면서 상기 박막의 위에 다른 종류의 박막을 성장시키는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다.
넷째로, 제1히터에 의해 가열된 고온영역과 제2히터에 의해 가열된 저온의 소정온도영역의 사이에 쌍방의 히터로부터의 열을 흡수하는 열차단체를 구비한 로체내에서 웨이퍼를 상기 고온영역과 소정온도영역의 사이를 이동시켜서 온도차가 있는 가열을 차례로 행하는 것을 특징으로 하는 반도체장치의 제조방법을 제공하는 것이다. 바람직하게는 열차단체의 양단부에 열반사막을 구비한 열반사판을 설치할 수 있다.
다섯째로, 웨이퍼의 삽입단부로부터 깊이방향으로 일정길이의 소정온도영역과 당해 소정온도보다 높은 일정길이의 고온영역을 구비한 로로 이루어지고, 소정온도영역과 고온영역 사이에서 웨이퍼를 이동시키는 기구를 구비해서 구성하고, 이들의 온도가 다른 2개의 영역에서 웨이퍼를 이동시키고, 어닐링, 막성장등의 처리를 행할 수 있도록 하는 반도체 제조장치를 제공하는 것이다.
여섯째로, 상기한 2개의 영역의 고온영역과 저온의 소정온도영역의 중간 또는 그 근처에 천이영역을 형성하고, 이 영역이 상부히터와 하부히터를 분리함으로써 간격을 조정하고 온도구배를 바꿀 수 있는 구조로 하고, 이 영역에 배기구멍을 형성함으로써, 입자의 발생을 방지하는 수단을 구비한 반도체장치를 제공하는 것이다.
일곱째로는, 온도차가 있는 가열영역을 구비하는 로로 이루어진 반도체 제조장치에 있어서, 고온영역에 배치된 제1히터와 저온의 소정온도영역에 배치된 제2히터의 사이에 쌍방의 히터로부터 열을 흡수하는 열차단체를 설치하는 동시에, 상기 고온영역과 소정온도영역의 사이를 웨이퍼를 교호로 이동시키는 수단을 설치한 것을 특징으로 하는 반도체 제조장치를 제공하는 것이다.
이 장치에는 예를들면 로내를 0.1~100Torr의 감압으로 하는 감압장치를 부설할 수 있다.
본 발명에서는, 열안정이 좋은 전기로를 사용해서 급속가열어닐링을 실현하는 동시에 반도체 프로세스와의 적합성을 도모하고 있다. 즉 전형적 종형 CVD 로를 예로들면, 로의 하단에서 박막을 성장하기 위한 비교적 저온부로 이루고, 로의 상단에서 어닐링 내지 다른 박막을 성장시키기 위한 고온부로 이루고, 전형적으로는 1매의 웨이퍼를 아래부터 삽입하고 먼저 저온부에서 박막을 성장한다.
저온의 박막성장이란, 여기서는 로의 온도가 700℃ 전후인 성장을 가르키고, 유기실란계 내지 디실란을 사용하는 2산환실리콘의 성장, 테트라에톡시실란(TEOS), 테트라메톡시인(TMOP), 테트라메톡시붕소(TMOB) 또는 테트라메톡시실리케이트붕소(TMSB)를 사용하는 B-PSG막의 성장등을 행한다.
고온의 어닐링 내지 박막성장이란, 850℃ 전후의 열처리이며, 먼저 형성한 B-PSG막의 리플로를 실시할 수 있고, 또 종래의 모노실란을 사용하는 2산화실리콘막의 CVD를 실시할 수 있다.
여기서, 본 발명의 특징으로 하는 것을 열용량이 큰 전기로인 것에 의해, 저온부로부터 고온부까지 완만한 온도 경사를 실현할 수 있고, 따라서, 열용량이 작은 웨이퍼는 아래부터 급상승시킴으로써 고온부를 가져올수 있고, 소정의 단시간의 처리후, 곧바로 저온부로 복귀함으로써, 급속더멀어닐링을 박막생성에 계속해서 클로프로세스에서 실현할 수 있는 점이다. 전기로의 열적안정성은 횡단면의 면내 온도분포가 뛰어난 종형로에서 실증되고 있으며, 8인치 이상의 대형웨이퍼에 대한 급속가열어닐링을 슬립라인의 발생없이 실시할 수 있는 유리함이 있다.
본 발명에서는 상기와 같이, 낱장식이 기본으로 되어 있으나, 열이력에 영향이 나타나지 않는 범위에서 2 내지 3매의 웨이퍼를 동시 처리할 수 있다. 이를 위한 웨이퍼홀더는 특별한 것일 필요는 없고, 통상의 석영제로 충분하고, 종형로와 마찬가지로 처리중에는 회전가능하게 해두고, 면내분포의 보증을 도모하는 것이 좋다.
본 발명의 실시형태로서는, 상기의 박막형성후의 급속더멀어닐링의 최량의 실시방법이지만, 유별하면 이하와 같이 CVD법을 일실시예로서 들 수 있다.
다)-바)의 리플로는 850℃×70분의 조건(조건 1)에서 실시할 수 있다. 이 조건보다 50℃ 고온인 900℃ 에서는 조건 1과 동일한 소스·드레인의 확산길이는 1/5의 시간 즉 14분 (840초)으로 주어진다(조건 2). 또 상기의 리플로는 900℃×100초(조건 3)에서 실시할 수 있다. 이 열량은 조건 2의 1/8이 되고, 조건 3은 0.25μ의 패턴룰이 적용되는 256M-DRAM의 제조에도 적용할 수 있다고 생각된다.
이상의 성장을 행하는 기판은, 여러가지 공정의 도중에 실시되나, 전형적인 예에서는, 앞에 기술한 바와같이, 실리콘 기판의 표면절연막의 위에서 폴리실리콘의 패터닝을 한 상태의 웨이퍼에 대해서 실시 할 수 있다.
또한, 다)의 예는 저온부에서 2산화실리콘 CVD에 계속해서 B-PSG 성장을 행하는 것이며, 마)의 예는 고온분에서 B-PSG의 성장과 리플로를 동시에 행하고 있다.
그런데, 종형로에 저온부, 고온부, 저온부를 차례로 형성해두고, 이 순서로 다수의 웨이퍼에 대해서 확산을 실시하는 방법이 알려져 있으나, 이것은 전용홀더를 연접해서 송출하는 형식의 것이며, 본질적으로 CVD 막의 생성과 급속가열어닐링에는 부적합한 것이다.
종형 CVD로에서는, 반응가스는 아래로부터 도입하여, 상단으로부터 배출하는 것이 일반적이나, 확산, 산화, 열처리에서는 분위기가스는 상단으로부터 도입하여 하단으로부터 배출하는 것이 보통이다. 여하튼, 로의 온도분포는 아래부터 위로 갈수록 차례로 상승하도록 히트를 설정해둔다. 전체의 열용량이 비교적 작을때는, 예를 들면 제1도와 같이, 500℃, 700℃, 900℃, 1100℃의 일정온도영역을 유지하고, 이들 온도영역의 사이는 히터에 간격을 형성해둠으로써, 스텝형상의 분포를 가지게 할 수 있다. 도면중 500℃의 영역이 저온의 소정온도영역(26)이며, 그외에 온도영역은 고온영역(22)이다. 온도차의 양은, 승온속도와 최고온도에 따라서 결정한다. 승온속도를 크게 해서 최고온도를 높게 한 경우는, 단차의 양을 크게 취한다. 각 일정온도부분에서 웨이퍼내 온도의 안정성이 도모된다.
전체의 열용량이 비교적 클때는, 웨이퍼의 급열에 의한 영향이 없고, 따라서 상기와 같은 다단의 스텝형상의 균열영역을 형성할 필요가 없고, 히터의 간격은 필요없게 된다. 이 경우는 제2도와 같이, 소정온도영역은 500℃와 1100℃의 2영역뿐이고, 이 사이는 완만한 온도경사를 가지고 있게 된다. 이것은 승온속도를 작게 할 수 있는 경우에 적용된다. 소정온도가 500℃로 낮은 경우에는 일정온도의 영역의 길이는 도시한 바와 같이 일점이어도 된다.
또 본 발명에 있어서는, 천이영역으로부터 배기를 행하므로써 고온·저온영역의 한쪽으로부터 다른쪽으로 가스의 유입을 방지한다. 이것에 의해 반응가스의 유입에 따라서 공간반응에 의해, 발생, 석출하는 입자를 방지할 수 있다.
이 구성에 있어서는 반응가스, 혹은 질소등의 불활성 가스의 유입은 반응관의 양단부로부터 행하는 것이 바람직하고, 이 경우 양가스는 합류부분인 천이영역으로부터 배기된다. 상기한 각종 가스의 사용의 태양은, 성막을 위하여 웨이퍼가 배치되어 있는 온도영역에는 반응가스를 유입하고, 다른 웨이퍼가 배치되어 있지 않은 온도영역에는 질소등의 불활성 가스를 흐르게 하는 것이 좋다. 이것에 의해 웨이퍼가 배치되어 있지 않은 고온 혹은 저온영역에 반응가스의 유입을 방지하여 오염, 입자의 발생을 방지할 수 있다.
상기와 같이, 천이영역 또는 그 근처로부터 배기를 행함으로써 상(하)영역으로부터 유입한 가스가 하(상)영역에 침입하지 않고, 오염, 입자발생등을 효과적으로 방지할 수 있다.
상기에 있어서는, 웨이퍼의 두는 방법은, 관에의 삽입방향에 대해서 직각이 바람직하지만, 다소 기울어져도 되고, 또 급속이동의 경로가 낮을때는, 삽입방향에 대하여 평행방향으로 복수매 배치해서, 처리효율을 높이는 것도 가능하다.
상기에 있어서, 고온영역의 온도가 800℃ 이상, 예를들면 950~1000℃이며, 저온영역의 온도가 예를들면 650~700℃이면, 저온영역에 히터를 배치하지 않아도, 중간의 천이영역의 길이는 400~800mm가 되는 것을 알 수 있었다. 저온영역에 히터를 넣으면 천이영역의 길이는 더욱 길어진다. 저온 및 고온의 균열영역이 길이는 피처리기판의 수에 의하지만 10~25배의 각각 150~250mm 정도이므로, 가열장치의 길이는 이들의 합계가 되고, 매우 길어진다. 이 결과, 가열장치의 비용이 높아지고, 보수나 취급이 번거롭게 되고 기설의 열처리실에 가열장치를 수용할 수 없는 등의 문제가 발생하고 있다.
본 발명의 넷째 및 일곱째가 특징으로 하는 것은, 고온히터와 저온히터의 사이에 쌍방의 고온쪽 히터로부터의 열을 흡수하는 열차단체를 설치하는데 있다. 즉 천이영역을 단지 통상의 로체 예를들면 스테일레스판과 단열재로 구성하는 것이 아니라, 본 발명에 있어서는 적극적으로 열을 흡수하도록 로체를 구성한다. 이를 위해서는, 로체를 강제냉각해서 쌍방의 히터의 열에 기인하는 대류, 복사 및 전도에 의한 열을 흡수하고, 저온영역에의 열의 반사를 적게 하고, 원통형의 재킷방식으로 하여 내면을 흑색도금해서 열을 흡수시키는 등의 수단의 하나 혹은 2개 이상을 조합해서 채용할 수 있다.
열차단체가 설치된 단열영역의 내부하부와 상부에 각각 공기의 도입구와 방출구를 형성해서 단열영역을 냉각할 수 있다.
본 발명의 넷째는, 열을 흡수하는 열차단체가 설치된 중간영역을 피가열물을 이동시키는 것을 특징으로 하는 가열방법에 관한 것이며, 중간영역의 길이가 짧기 때문에, 특히 RTP(광의의 의미를 가진 Rapid Thermal Processing) 및 RTA(협의의 의미를 가진 Rapid Thermal Annealing)에 적합한 것이다. RTP의 구체예로서는, 6인치 웨이퍼용 상부고온영역의 균열길이 250mm, 중간영역 250mm에서 750℃와 950℃의 가열, 혹은 500℃와 850℃의 가열을 행할 수 있다.
또, 열차단체의 양단부에 열반사막을 실시한 열반사판을 실시함으로써, 히터로부터의 복사열을 반사시킴으로써 중간영역의 온도구배를 더욱 급준하게 하고 또한 그 길이를 한층 짧게 하는 것이다. 열반사막으로서는 금(Au)이 가장 적합하나 그밖의 광택을 가진 금속등이어도 지장없다.
온도가 800℃ 이상이 되면 열의 이동은 복사지배가 되고, 700℃ 이하에서는 전도지배가 된다. 따라서, 본 발명의 제1히터에 의해서 800℃ 이상의 가열을 행하게 하고, 중간영역을 가능한 한 짧게해서 제2히터의 가열영역을 소망의 저온까지 내리고자 하면, 복사열을 효율적으로 흡수하는 것이 필요하게 된다.
또, 가스의 대류에 의해 중간영역의 온도구배가 완만해지므로, 대류에 의한 열을 효율적으로 흡수하는 것이 필요하게 된다. 이 때문에 본 발명에 넷째 및 일곱째에 있어서는 열차단체를 제1, 제2히터의 중간에 설치하도록 했다.
이에 더하여 반사막을 소정위치에 형성하고 복사열을 반사시키면, 더욱 중간 영역을 짧게 할 수 있다. 이들의 대책을 채용함으로써 수 10mm에서부터100mm 이상의 중간영역단축이 가능하게 된다.
이하, 본 발명의 실시예에 대해서 도면을 참조해서 설명한다.
제3도는 본 발명의 일실시예에서 사용한 종형전기로의 단면도이다.
도면에 있어서 (1)은 히터를 내장하는 로체, (2)는 웨이퍼, (3)은 웨이퍼홀더, (4)는 석영반응관, (5)는 석영보온관, (6)은 웨이퍼이동봉, (7)은 받침대, (8)은 웨이퍼이동용 외관, (9)는 웨이퍼이동용 마그네트, (10)은 웨이퍼이동용 구동계, (11)은 웨이퍼홀더승강계이다.
제4도는 로체(히터)(1)에서 실현하고 있는 온도분포를 표시하고, 하단은 700℃(저온의 소정온도영역)로, 상단은 850℃(고온영역)로 설정되고, 그 중간이 천이영역이 되고 있다.
제3도에서는, 웨이퍼(2)가 고온영역에 위치하고 있는 상태를 표시하고 있다. 이때는 어닐링이며, 도면의 오른쪽 화살표로부터 왼쪽의 화살표로 도입하여 배출하는 가스는 질소의 불활성 가스이어도 된다.
웨이퍼(2)는 열용량을 작게 한 웨이퍼홀더(3)의 위에 1매 얹어져 있다.
다음에, 본 실시예에 있어서의 처리의 방법을 설명한다.
먼저, 웨이퍼홀더승강계(11)를 2점쇄선으로 표시한 최하단위치로 한다. 또 웨이퍼이동용 마그네트(9)는 제3도의 위치가 아니고, 마찬가지로 최하단위치로 해둔다.
웨이퍼(2)를 도시되지 않은 카세트로부터 1매 꺼내서 웨이퍼홀더(3)의 위에 1매 얹는다.
다음에, 웨이퍼홀더승강계(11)를 제3도와 같이 상단까지 이동하고, 받침대 (7)를 석영반응관(4)의 하단에 부딪쳐서 밀폐한다. 이 상태에서는 웨이퍼는 700℃의 온도영역에 있다.
여기서, 박막의 생성을 행한다. 일례로서 TEOS계의 B-PSG막을 성장하는 경우에는, 6인치의 웨이퍼에 대해서는, TEOS, TMOP, TMOB를 모두 35~60℃의 소스온도로 유지하고, 질소의 캐리어가스를 400CC/분의 유량으로 소스를 버블링 통과시켜 제3도의 석영반응관(4)에 도입한다. 관(4)의 내부는 0.3Torr로 하고, 700℃에서 반응시키면, 100Å/분의 성장속도를 얻을 수 있다.
다음에, 웨이퍼이동용 마그네트(9)를 구동하고, 제3도에 표시한 바와 같이, 웨이퍼를 850℃의 위치로 들어올리고, 15~30분간 유지하고, 다시 웨이퍼이동용 마그네트(9)를 구동하여 웨이퍼(2)를 700℃의 위치로 내린다.
상부의 고온부가 900℃일 경우는 3~6분, 950℃일 경우는 35~70초 각각 고온부에서 유지하면 된다.
웨이퍼홀더(3)는 전체중량이 가볍게 억제되고 있으며, 따라서 700℃로부터 850℃에의 출입을 급속하게 할 수 있는 이점이 있다.
상기의 실시예는 저온쪽에서 B-PSG막을 성장하고, 이어서 고온쪽에서 어닐링을 행하는 예였으나, 낱장식에서는 다수매를 한번에 처리하는 배치식에 비해서 프로세스마진이 넓게 취해지므로, 800℃ 이상의 온도에서도 웨이퍼내에 균일하게 성장시킬 수 있다. 특히 일산화질소를 첨가해도 입자의 발생을 억제하여 화학 양론적 반응을 달성할 수 있으므로, 용융온도도 내려가고, 820~850℃의 범위에서는 리플로를 시키면서(평탄화처리를 하면서) B-PSG막을 성장시키는 것이 가능하고, 따라서 이 성장과 리플로를 고온쪽에서 행하게 할 수도 있다.
반응관(4)의 상단이 고온영역에서 종단하고 있는 것이 공통의 특징이고, 이것은 고온부에서는 생성하는 박막이 관벽에 강고하게 부착하기 때문이며, 이 결과, 웨이퍼표면에의 입자강하부착을 회피할 수 있다.
제5도는 본 발명의 제2실시예에 사용한 종형 전기로의 단면도이다.
도면중, (12)는 석영제 반응계 외관, (13)은 석영제 반응계 내관을 표시하고, 이중 관식으로 되어 있는 것이 특징이다.
제6도는, 본 발명의 제3실시예에 사용한 종형 전기로의 단면도이다.
도면중, (14)는 석영히터관, (15)는 히터, (16)은 수냉재킷, (17)은 반사판, (26)은 저온의 소정온도영역, (22a),(22b)는 고온영역이고, 골드퍼니스(Gold furnace)형으로 한 것이다.
제6도의 예에서는 골드면에서의 열선의 반사가 이루어지고, 이 결과 스텝형상의 온도분포의 실현을 용이하게 하고 있다.
제5도와 제6도의 실시예 모두 제3도와 동일한 온도프로파일을 가지고, 마찬가지로 처리를 실시할 수 있다.
웨이퍼표면에의 입자강하부착을 방지하기 위한 방법으로서는 제7도와 제8도에 표시한 방법이 있다. 도면중, (21)은 히터를 내장한 로체, (22)는 상부히터, (23)은 웨이퍼홀더, (24)는 석영반응관, (25)는 석영보온관, (26)은 하부히터, (27)은 석영보호관이다. 제7도에서는 하부히터(26)와 상부히터(22)의 사이에 간격 조정을 위한 공간이 있고, 상하의 히터영역은 각각 웨이퍼를 25매 정도 수용해서 처리할 수 있는 공간을 가지고 있는 일중관의 가열로이며, 그 간격조정부가 천이영역이고 도시한 배기구멍(30)이 다수 형성되어 있다. 하부히터(26)은 저온으로, 상부히터(22)는 고온으로 세트되어 있다. 가스의 입구는 도시한 바와 같이 상하에 2개 있고, 아래쪽은 반응가스의 입구(48), 위쪽은 불활성 가스의 입구(49)로 되어 있다. 이 장치의 사용예로서는 다음의 예가 잇다.
(CVD)
PSG의 성장에는, 장치의 하부에서 웨이퍼(2)를 세트해두고, 하부히터(26)에서 680~750℃로 가열해둔다. 아래쪽의 가스입구로부터 TEOS와 TMOP를 각각 60℃로 유지한 소스에 대해서 각각 오버드루(overthrough)에 의해서 예를들면 200CC/분 유량으로 유입하고, 위쪽의 가스입구에는, 마찬가지로 질소 가스등의 불활성 가스를 예를들면 2000CC/분의 유량으로 유입시킨다. BPSG를 성장시키기 위해서는 상기 방법에 있어서 반응가스로서 TMB를 아래쪽의 가스입구로부터 추가하면 된다.
리플로를 위해서 상부히터(22)의 위치에 웨이퍼(2)를 바로 이동시키고, 예를들면 1050℃에서 PSG의 리플로를 행한다.
(유리층으로부터의 확산)
불순물의 디포지션을 위해서는, 하부히터(26)의 세트위체에서 POCl3와 O2를 유입시킨다. 하부히터(26)의 온도는 700~800℃이어도 된다.
불순물의 디포지션후에 웨이퍼(2)를 상부히터(22)의 위치를 옮기고, 900~1100℃에서 드라이브인을 행한다.
(도핑한 폴리실리콘으로부터의 확산)
하부히터(26)의 위치에 웨이퍼(2)를 세트하고, 인이나 붕소, 비소 혹은 안티몬의 일종 또는 복수종을 도핑한 폴리실리콘을 통상의 방법으로 웨이퍼위에 성장시킨다. 폴리실리콘 성장에 사용하는 반응가스가 Si2H6의 경우는, 하부히터(26)의 가열에 의해 500℃에서 폴리실리콘을 성장할 수 있다. 또, 폴리실리콘 성장에 사용하는 소스가 SiH4의 경우에 610℃로 하부히터의 온도를 세트한다.
다음에 웨이퍼(2)를 상부히터(22)의 위치에 이동하고, 900~1100℃에서 불순물을 확산하는 응용프로세스를 실시 할 수 있다.
제8도는 제7도의 일중관과 유사한 구성이고, 마찬가지로 간격조정부분으로부터의 배기를 가능하게 하는 것이다.
제9도는 본 발명의 일실시예에서 사용한 종형전기로의 단면도이다.
열차단체(36)는 내부에 냉각숙를 흐르게 하는 공동부를 가지고 있고, 냉각수, 압축공기, 액화가스 또는 브라인등의 냉각매체를 흐르게 하기 위한 도입관(32)과 배출관(33)을 장착하고 있다. 열차단체(36)는 스테인레스판을 구부려서 2중으로 하고 내부에 냉각액을 흐르게 하는 재킷구조로 한다. 내면은 흑색도금을 실시할 수 있다. 표면적을 많게 해서 열의 흡수효율을 높이고 있다. 이상과 같이 구성하면, 상부로체(21)의 히터로부터의 복사열은 석영반응관(4)을 통과해서 로중심을 횡단하고, 로의 축에 대해서 반대쪽에 위치하는 열차단체에 효율좋게 흡수된다. 마찬가지로 대류에 의한 열도 열차단체에 효율적으로 흡수된다. 열차단체속의 냉각수는 가열되나, 그것이 비등하지 않도록 냉각수를 끊임없이 공동부에 공급해서 높은 효율에서의 열의 흡수를 행한다. 또한 도면에서는 단면이 반원형상인 열차단체(36)를 표시했으나, 이 형상에 한정되지 않고, 「」 형상등의 열차단체(36)라도 마찬가지 효과가 있다.
반사링(34),(35)도 내부에 냉각수를 흐르게 하는 공동부를 가진 구리판을 조립한 것이고, 냉각수를 흐르게 하기 위한 냉각수도입관(41),(44) 및 냉각수출구(41'),(44')를 장착하고 있다. 또한 구리판 표면에는 Au 도금을 실시하고 있어 복사열의 반사율을 높이고 있다. 따라서, 상부로체(21)로부터의 옅은 반사링(34),(35)에 의해 반사되어 원래의 로체내부에 복귀한다. 또한 반사링(34),(35)은 로의 구조가 허용하는 한, 선단부는 로의 중식축 방향으로 가능한한 돌출시키는 것이 바람직하다.
이상 설명한 바와 같이, 본 발명에 의하면, 저온부와 고온부를 가진 전기로를 사용하고, 그 저온부에서 박막행성을 행하고, 고온부에서 어닐링을 행할 수 있고, 급속가열어닐링을 달성할 수 있는 동시에, 로내에서 박막생성과 어닐링을 연속적으로 또한 클린프로세스를 실시할 수 있고, 8인치 이상의 웨이퍼에 대한 실용적인 프로세스를 제공할 수 있는 것이다.
본 발명의 넷째에 관한 반도체장치의 제조방법에서는, 상기 가열방법의 효과에 더해서, 급속가열어닐링을 달성할 수 있는 동시에, 로내에서 예를들면 박막생성과 어닐링을 연속적으로 또한 클리프로세스를 실시할 수 있고, 8인치 이상의 웨이퍼에 대한 실용적인 프로세스를 제공할 수 있는 것이다.
또, 로벽의 온도를 램프어닐링과 같이 급격하게 변화시키지 않기 때문에, 열팽창에 따른 입자의 발생을 저감할 수 있다는 것은 명백하다.
본 발명의 일곱째의 반도체 제조장치에서는 전기로의 길이가 예를들면 3m 이하로 짧아지기 때문에 수용공간이 작아지는 것외에, 취급이나 보수가 용이해진다.

Claims (13)

  1. 웨이퍼의 삽입단부(7)로부터 깊이방향으로 일정길이의 소정온도영역(26)과 당해 소정온도보다 높은 일정길이의 고온영역(22)를 구비한 로(1)의 삽입단부(7)로부터 웨이퍼(2)를 삽입하고, 소정온도영역(26)에서 제1처리를 행하고, 이어서 웨이퍼를 고온영역(22)에 이동시켜, 제2처리를 행하고, 소정온도영역(26)에 복귀시키는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 박막을 성장하는 온도의 소정온도영역(26)과 이 온도보다 높은 리플로 온도를 설정한 고온영역(22)을 구비한 리플로(1)에 웨이퍼(2)를 삽입하고, 상기 소정온도영역(26)에서 박막을 성장시키고, 이어서 상기 웨이퍼(2)를 리플로 온도를 설정한 고온영역(22)에 이동시켜, 박막의 리플로를 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 박막을 성장하는 온도의 소정온도영역(26)과 이 온도보다 높은 리플로 온도를 설정한 고온영역(22)을 구비한 로(1)에, 웨이퍼(2)를 삽입하고, 상기 소정온도영역(26)에서 박막을 성장시키고, 이어서, 이 웨이퍼(2)를 리플로 온도를 설정한 고온영역(22)에 이동시키고, 리플로를 행하면서 상기 박막의 위에 다른 종류의 박막을 성장시키는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항 또는 제2항에 있어서, 고온영역(22)과 저온의 소정온도영역(26)의 사이에 천이영역(46)을 형성하고, 이 천이영역(46) 또는 그 근처로부터 배기하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제4항에 있어서, 반응가스를 웨이퍼삽입단부(7)쪽으로부터 유입시키고, 또 어닐링가스를 웨이퍼삽입단부쪽과는 반대쪽으로부터 유입시키는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1히터에 의해 가열된 고온영역(22)과 제2히터에 의해 가열된 저온의 소정온도영역(26)의 사이에 쌍방의 히터로부터의 열을 흡수하는 열차단체(36)를 구비한 로체내에서 웨이퍼(2)를 상기 고온영역(22)과 소정온도영역(26)의 사이를 이동시켜서 온도차가 있는 가열을 차례로 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제6항에 있어서, 상기 열차단체(36)의 양단부에 열반사막을 구비한 열반사판(34,35)을 설치한 것을 특징으로 하는 반도체장치의 제조방법.
  8. 웨이퍼의 삽입단부(7)로부터 깊이방향으로 일정길이의 소정온도영역(26)과 당해 소정온도보다 높은 일정길이 고온영역(22)을 구비한 로로 이루어지고, 소정온도영역(26)과 고온영역(22)의 사이에서 웨이퍼(2)를 이동시키는 기구(8,9,10,11,23)를 구비한 것을 특징으로 하는 반도체 제조장치.
  9. 제8항에 있어서, 고온영역(22)과 저온의 소정온도영역(26)의 사이에 천이영역(46)을 형성하고, 이 천이영역(46) 또는 그 근처에 배기구멍(47)을 형성한 것을 특징으로 하는 반도체 제조장치.
  10. 제9항 또는 제9항에 있어서, 반응가스입구(48)를 웨이퍼삽입단부(7)쪽에 가진 것을 특징으로 하는 반도체 제조장치.
  11. 제8항 또는 제9항에 있어서 어닐링처리용 분위기가스입구(49)를 웨이퍼삽입단부(7)쪽과는 반대쪽의 제2의 위치에 가진 것을 특징으로 하는 반도체 제조장치.
  12. 온도차가 있는 가열영역을 구비하는 로로 이루어진 반도체 제조장치에 있어서, 고온영역(22)에 배치된 제1히터와 저온의 소정온도영역(26)에 배치된 제2히터의 사이에 쌍방의 히터로부터의 열을 흡수하는 열차단체(36)를 설치하는 동시에, 상기 고온영역(22)과 소정온도영역(26)의 사이를 웨이퍼를 교호로 이동시키는 수단(23)을 설치한 것을 특징으로 하는 반도체 제조장치.
  13. 제12항에 있어서, 상기 로내를 감압으로 하는 수단(50)를 또 구비한 것을 특징으로 하는 반도체 제조장치.
KR1019920019528A 1991-10-23 1992-10-23 반도체 장치의 제조방법 및 반도체 제조장치 KR970000193B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP30271891 1991-10-23
JP91-302718 1991-10-23
JP6931992 1992-02-20
JP92-69319 1992-02-20
JP92-264183 1992-09-07
JP4264183A JPH0689867A (ja) 1992-09-07 1992-09-07 加熱装置、半導体製造装置、加熱方法及び半導体製造方法

Publications (2)

Publication Number Publication Date
KR930008998A KR930008998A (ko) 1993-05-22
KR970000193B1 true KR970000193B1 (ko) 1997-01-06

Family

ID=27300015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019528A KR970000193B1 (ko) 1991-10-23 1992-10-23 반도체 장치의 제조방법 및 반도체 제조장치

Country Status (4)

Country Link
US (2) US5387557A (ko)
EP (1) EP0538874B1 (ko)
KR (1) KR970000193B1 (ko)
DE (1) DE69228787D1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
US5580388A (en) * 1993-01-21 1996-12-03 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
JPH06295915A (ja) * 1993-04-09 1994-10-21 F T L:Kk 半導体装置の製造装置及び半導体装置の製造方法
JPH0870008A (ja) * 1994-08-12 1996-03-12 Samsung Electron Co Ltd 高速熱処理方法および処理装置
GB2298314A (en) * 1994-08-12 1996-08-28 Samsung Electronics Co Ltd Apparatus for rapid thermal processing
JPH08186081A (ja) 1994-12-29 1996-07-16 F T L:Kk 半導体装置の製造方法及び半導体装置の製造装置
JP2701767B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 気相成長装置
TW291589B (ko) * 1995-03-30 1996-11-21 Ftl Co Ltd
US6002109A (en) * 1995-07-10 1999-12-14 Mattson Technology, Inc. System and method for thermal processing of a semiconductor substrate
US5595605A (en) * 1995-10-11 1997-01-21 United Microelectronics Corp. Apparatus for preventing the unstable growth rate of oxide caused by water vapor remaining in the inlet pipes of a horizontal driven field oxidation tube
US6133550A (en) 1996-03-22 2000-10-17 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
JP3563224B2 (ja) 1996-03-25 2004-09-08 住友電気工業株式会社 半導体ウエハの評価方法、熱処理方法、および熱処理装置
JP3084232B2 (ja) * 1996-06-04 2000-09-04 イートン コーポレーション 縦型加熱処理装置
US5763322A (en) * 1996-07-08 1998-06-09 Micron Technology, Inc. Method of annealing film stacks and device having stack produced by same
US6198074B1 (en) 1996-09-06 2001-03-06 Mattson Technology, Inc. System and method for rapid thermal processing with transitional heater
US6096998A (en) 1996-09-17 2000-08-01 Micron Technology, Inc. Method and apparatus for performing thermal reflow operations under high gravity conditions
JPH10275913A (ja) * 1997-03-28 1998-10-13 Sanyo Electric Co Ltd 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法
US6051512A (en) * 1997-04-11 2000-04-18 Steag Rtp Systems Apparatus and method for rapid thermal processing (RTP) of a plurality of semiconductor wafers
JP2973971B2 (ja) * 1997-06-05 1999-11-08 日本電気株式会社 熱処理装置及び薄膜の形成方法
US5900177A (en) * 1997-06-11 1999-05-04 Eaton Corporation Furnace sidewall temperature control system
JPH11111998A (ja) * 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
EP0977249A3 (en) * 1998-07-31 2003-07-16 International Business Machines Corporation An improved method of forming an arsenic silicon glass film onto a silicon structure
JP4551515B2 (ja) * 1998-10-07 2010-09-29 株式会社日立国際電気 半導体製造装置およびその温度制御方法
DE19954021C2 (de) * 1998-12-17 2002-10-31 Fraunhofer Ges Forschung Verfahren zur Bor-Dotierung von Wafern unter Einsatz eines Vertikalofensystems
WO2000039840A1 (de) * 1998-12-17 2000-07-06 Vishay Semiconductor Itzehoe Gmbh Verfahren zur bor-dotierung von wafern unter einsatz eines vertikalofensystems
US6303411B1 (en) 1999-05-03 2001-10-16 Vortek Industries Ltd. Spatially resolved temperature measurement and irradiance control
JP4426024B2 (ja) * 1999-09-02 2010-03-03 東京エレクトロン株式会社 熱処理装置の温度校正方法
US6342691B1 (en) 1999-11-12 2002-01-29 Mattson Technology, Inc. Apparatus and method for thermal processing of semiconductor substrates
US6303906B1 (en) 1999-11-30 2001-10-16 Wafermasters, Inc. Resistively heated single wafer furnace
US6246031B1 (en) 1999-11-30 2001-06-12 Wafermasters, Inc. Mini batch furnace
US6345150B1 (en) 1999-11-30 2002-02-05 Wafermasters, Inc. Single wafer annealing oven
JP3479020B2 (ja) 2000-01-28 2003-12-15 東京エレクトロン株式会社 熱処理装置
US6488778B1 (en) 2000-03-16 2002-12-03 International Business Machines Corporation Apparatus and method for controlling wafer environment between thermal clean and thermal processing
KR100332314B1 (ko) * 2000-06-24 2002-04-12 서성기 박막증착용 반응용기
KR100444149B1 (ko) * 2000-07-22 2004-08-09 주식회사 아이피에스 Ald 박막증착설비용 클리닝방법
US6594446B2 (en) 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
GB2406725A (en) * 2000-12-04 2005-04-06 Vortek Ind Ltd Heat-treating methods and systems
EP1256973B1 (en) * 2001-04-12 2004-12-29 Infineon Technologies SC300 GmbH & Co. KG Heating system and method for heating a reactor
US6753506B2 (en) * 2001-08-23 2004-06-22 Axcelis Technologies System and method of fast ambient switching for rapid thermal processing
US7445382B2 (en) * 2001-12-26 2008-11-04 Mattson Technology Canada, Inc. Temperature measurement and heat-treating methods and system
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
US6727194B2 (en) * 2002-08-02 2004-04-27 Wafermasters, Inc. Wafer batch processing system and method
KR101163682B1 (ko) 2002-12-20 2012-07-09 맷슨 테크날러지 캐나다 인코퍼레이티드 피가공물 지지 장치
JP4257576B2 (ja) * 2003-03-25 2009-04-22 ローム株式会社 成膜装置
JP5630935B2 (ja) * 2003-12-19 2014-11-26 マトソン テクノロジー、インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
EP2359777B1 (en) * 2005-12-23 2015-09-02 Cook Medical Technologies LLC Prosthesis Deployment System
US8780343B2 (en) * 2006-07-28 2014-07-15 Alliance For Sustainable Energy, Llc Wafer screening device and methods for wafer screening
US8454356B2 (en) * 2006-11-15 2013-06-04 Mattson Technology, Inc. Systems and methods for supporting a workpiece during heat-treating
CN102089873A (zh) 2008-05-16 2011-06-08 加拿大马特森技术有限公司 工件破损防止方法及设备
JP5732284B2 (ja) * 2010-08-27 2015-06-10 株式会社ニューフレアテクノロジー 成膜装置および成膜方法
CN103000496B (zh) * 2013-01-08 2015-04-15 河南诺巴迪材料科技有限公司 快速升降温退火炉
KR102063607B1 (ko) 2013-03-12 2020-02-11 삼성전자주식회사 웨이퍼 처리 장치
US10741426B2 (en) * 2017-09-27 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling temperature of furnace in semiconductor fabrication process
CN108844373A (zh) * 2018-07-18 2018-11-20 伊之密机器人自动化科技(苏州)有限公司 废料提升机

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602192A (en) * 1969-05-19 1971-08-31 Ibm Semiconductor wafer processing
JPS6067672A (ja) * 1983-09-20 1985-04-18 Nec Corp 電気炉
JP2583503B2 (ja) * 1987-05-08 1997-02-19 東京エレクトロン東北株式会社 熱処理装置
DE3719952A1 (de) * 1987-06-15 1988-12-29 Convac Gmbh Einrichtung zur behandlung von wafern bei der herstellung von halbleiterelementen
KR890008922A (ko) * 1987-11-21 1989-07-13 후세 노보루 열처리 장치
JP2502661B2 (ja) * 1988-03-04 1996-05-29 松下電器産業株式会社 気相成長装置
US4857689A (en) * 1988-03-23 1989-08-15 High Temperature Engineering Corporation Rapid thermal furnace for semiconductor processing
JPH0642474B2 (ja) * 1988-03-31 1994-06-01 株式会社東芝 半導体製造装置
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
US4962065A (en) * 1989-02-13 1990-10-09 The University Of Arkansas Annealing process to stabilize PECVD silicon nitride for application as the gate dielectric in MOS devices
US4962965A (en) * 1989-09-19 1990-10-16 Spalding & Evenflo Companies, Inc. Seat belt assembly for high chairs
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
KR0153250B1 (ko) * 1990-06-28 1998-12-01 카자마 겐쥬 종형 열처리 장치
JP3023982B2 (ja) * 1990-11-30 2000-03-21 東京エレクトロン株式会社 成膜方法

Also Published As

Publication number Publication date
KR930008998A (ko) 1993-05-22
EP0538874A1 (en) 1993-04-28
EP0538874B1 (en) 1999-03-31
DE69228787D1 (de) 1999-05-06
US5445676A (en) 1995-08-29
US5387557A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
KR970000193B1 (ko) 반도체 장치의 제조방법 및 반도체 제조장치
US6902622B2 (en) Systems and methods for epitaxially depositing films on a semiconductor substrate
KR100658235B1 (ko) 대형 유리판의 코팅 및 어닐링 방법
KR100395994B1 (ko) 피처리체의지지보트
US6096135A (en) Method and apparatus for reducing contamination of a substrate in a substrate processing system
US5763856A (en) Heat treatment apparatus and method
US5407485A (en) Apparatus for producing semiconductor device and method for producing semiconductor device
KR20090004972U (ko) 기판 지지대의 가열 및 냉각
TWI600792B (zh) 用於減少快速熱處理的污染之影響的設備
JPH0613368A (ja) 半導体処理リアクタ
JP3167964B2 (ja) Ｃｖｄリアクタ用ガス注入システム及びガス注入方法
US5567152A (en) Heat processing apparatus
US11990332B2 (en) Methods and apparatus for deposition of low-k films
US6403479B1 (en) Process for producing semiconductor and apparatus for production
US6656838B2 (en) Process for producing semiconductor and apparatus for production
US6159873A (en) Method for producing semiconductor device and production apparatus of semiconductor device
JPH0917742A (ja) 熱処理装置
JP3083415B2 (ja) 半導体製造装置
JPH0689867A (ja) 加熱装置、半導体製造装置、加熱方法及び半導体製造方法
JP3393213B2 (ja) 成膜方法
KR0175051B1 (ko) 핫-월형 고속 열처리장치
JP3084232B2 (ja) 縦型加熱処理装置
KR19980028824A (ko) 반도체 제조장치
JP2005032883A (ja) 基板処理装置
JP2004335825A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070105

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee