KR960706713A

KR960706713A - 증폭기 장치(Amplifier arrangement)

Info

Publication number: KR960706713A
Application number: KR1019960703029A
Authority: KR
Inventors: 카렐 듀크만스 에이세; 프란시스쿠스 듀이스테르스 안토니우스
Original assignee: 요트.게.아. 롤페즈; 필립스 일렉트로닉스 엔. 브이.
Priority date: 1994-10-10
Filing date: 1995-09-21
Publication date: 1996-12-09
Also published as: US5955923A; EP0733281A1; TW298685B; EP0733281B1; WO1996011528A3; WO1996011528A2

Abstract

본 발명의 증폭기 장치는 제1 및 제2출력 트랜지스터(T1, T2)를 가지며, 이 트랜지스터들은 출력 단자에 드레인 연결되어 있다. 본 발명의 증폭기 장치에는 구동기 스테이지(100)가 제공된다. 이 구동기 스테이지(100)는 출력 트랜지스터(T1, T2)가 비도통되지 않게 함으로써, 크로스 오버 왜곡을 감소시킨다. 이것은 소스 결합된 트랜지스터 쌍(T1, T2)의 소스들을 거쳐서 출력 신호를 출력 트랜지스터(T1, T2)의 게이트들에 인가하고 부가의 소스 폴로워(T5, T6)를 제공하여 출력 트랜지스터들이 비도통되지 않게 하는 케이트-소스 전압을 정의함으로써 달성된다.

Description

증폭기 장치(Amplifier arrangement)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 MOS 트랜지스터를 사용하는 본 발명에 따른 제1실시예의 증폭기 장치의 회로도이다.

Claims

-입력단자(1), 출력단자(2), 공급전압을 수신하는 제1 및 제2공급단자(3 및 4), -각각 제어전극과 제1 및 제2주 전극을 갖는, 제1전도형의 제1트랜지스터(T1) 및 제2전도형의 제2트랜지스터(T2), 및 -입력단자(1)에 연결된 입력(5)를 가지며, 제1 및 제2트랜지스터(T1 및 T2) 각각의 제어전극에 연결된 제1 및 제2출력(6 및 7)를 구비하는 증폭기 장치로서, -제1 및 제2트랜지스터(T1, T2)의 제2주 전극은 제1 및 제2공급단자(3, 4) 각각에 연결되며, 제1 및 제2트랜지스터(T1, T2)의 제1주 전극은 출력단자(2)에서 연결되는, 상기 증폭기 장치에 있어서, 상기 구동기 스테이지(100)는; -각각의 트랜지스터가 제어전극과 제1 및 제2주 전극을 갖는, 제2도전형의 제3 및 제6트랜지스터(T3, T6)와, 제1도전형의 제4 및 제5트랜지스터(T4, T5), -구동기 스테이지(100)의 제1출력과 제1공급단자 사이에 연결되어, 제1전류를 공급하는 제1전류원(10), -제2공급단자(4)와 구동기 스테이지(100)의 제2출력에 연결되어, 제2전류를 공급하는 제2전류원(12), 및 -제3, 제4, 제5 및 제6트랜지스터(T3, T4, T5, T6)의 제어전극에 각각의 바이어스 전압을 공급하는 바이어스수단(14)을 구비하며, -제3 및 제4트랜지스터(T3, T4)의 제2주 전극은 구동기 스테이지(100)의 입력(5)에 연결되며, -제3트랜지스터(T3)의 제1주 전극과 제5트랜지스터의 제2주 전극은 구동기 스테이지(100)의 제1출력(6)에 연결되며, -제4트랜지스터(T4)의 제1주 전극과 제6트랜지스터(T6)의 제2주 전극은 구동기 스테이지(100)의 제2출력(7)에 연결되는 것을 특징으로 하는 증폭기 장치.
제1항에 있어서, 상기 제5 및 제6트랜지스터(T5, T6)의 제1주 전극은 상기 구동기 스테이지(100)의 입력(5)에 결합되는 것을 특징으로 하는 증폭기 장치.
제2항에 있어서, 상기 증폭기 장치는 상기 구동기 스테이지(100)의 입력 (5)과 출력 단자(2) 사이에 결합되는 것을 특징으로 하는 증폭기 장치.
제1항, 제2항 또는 제3항에 있어서, 상기 바이어스 수단(14)은, -제어 전극과 제1 및 제2주 전극을 가지며, 상기 제2전도형으로 된 제8트랜지스터(T8)와, -각각 제어 전극과 제1 및 제2주 전극을 가지며, 상기 제1 전도형으로 된 제7 및 제9트랜지스터(T7, T9)와, -상기 제1공급 단자(3)와 상기 제7트랜지스터(T7)의 제2주 전극 사이에 결합되는 제3전류를 공급하는 제3전류원(22)과, -상기 제9트랜지스터(T9)의 제1주 전극과 상기 제2공급 단자(4) 사이에 결합되는 제5전류를 공급하는 제4전류원(24)과, -상기 제7트랜지스터(T7)의 제2주 전극에 결합되는 상기 제8트랜지스터(T8)의 상기 제어 전극 및 상기 제1주 전극과, -상호 연결되는 상기 제8 및 제9트랜지스터(T8, T9)의 상기 제2주 전극과, -상기 트랜지스터(T9)의 제어 전극에 결합되는 상기 제9트랜지스터(T9)의 상기 제1주 전극과, -기준 전압에 결합되는 상기 제7트랜지스터(T7)의 상기 제어 전극, 및 -각각 상기 제3 및 제4트랜지스터(T3, T4)의 제어 전극들에 결합되는 상기 제8 및 제9트랜지스터(T8, T9)의 상기 제어 전극을 구비하는 것을 특징으로 하는 증폭기 장치.
제4항에 있어서, 상기 제4전류의 값은 실질적으로 상기 제1전류의 값의 반과 같고, 상기 제1전류의 값은 실질적으로 상기 제2전류의 값과 같은 것을 특징으로 하는 증퐁기 장치.
제4항 또는 제5항에 있어서, 상기 바이어스 수단(14)은, -각각의 트랜지스터가 상기 제1전도전형으로 되어 있고 제어 전극과 제1 및 제2주 전극을 가지는 제10 및 제11트랜지스터(T10, T11)와 제5전류를 공급하는 제5전류원(26)과, -상기 제2공급 단자(4)와 상기 제11트랜지스터(T11)의 제1주 전극 사이에 결합되는 상기 제5전류원(26) 및, -각각의 트랜지스터가 상기 제2전도형으로 되어 있고 제어 전극과 제1 및 제2주 전극을 가지는 제12 및 제13트랜지스터(T12.T13)와 제6전류를 공급하는 제6전류원(28)을 더 구비하고, -상기 제11트랜지스터(T11)의 제어 전극과 제1주 전극은 상호 연결되고, 상기 제11트랜지스터(T11)의 제2주 전극은 상기 제10트랜지스터(T10)의 제1주 전극과 제어 전극에 결합되며, 상기 제10트랜지스터(T10)의 제2주 전극은 상기 제1공급 단자(3)에 결합되고, -상기 제6전류원(28)은 상기 제1공급 단자(3)와 상기 제12트랜지스터(T12)의 제1주 전극 사이에 결합되며, 상기 제12트랜지스터(T12)의 제어 전극과 제1주 전극은 상호 연결되고, 상기 제12트랜지스터(T12)의 제2주 전극은 상기 제13트랜지스터(T13)의 제어 전극과 제1주 전극에 결합되며, -상기 제13트랜지스터(T13)의 제2주 전극은 상기 제2공급 단자(4)에 결합되는 것을 특징으로 하는 증폭기 장치.
제6항에 있어서, 제5 및 제6전류값은 제1전류값의 절반과 실제로 각각 같은 것을 특징으로 하는 증폭기 장치.
제4항 또는 제5항에 있어서, 상기 바이어스 수단(4)은, -각각 제어 전극, 제1 및 제2주 전극을 가지며, 제10, 제14 및 제15트랜지스터(T14, T18, T19)가 제1전도형으로 되어 있고, 제11, 제12 및 제13트랜지스터(T15, T16, T17)가 제2전도형으로 되어 있는, 제10, 제11, 제12, 제13, 제14 및 제15트랜지스터(T14, T15, T16, T17, T18, T19), -제1공급 단자(3)와 제10트랜지스터(T14)의 제2주 전극 사이에 결합되어, 제5전류를 공급하는 제5전류원(30), -제4트랜지스터(T4)의 제어 전극에 결합된 제10트랜지스터(T14)의 제어 전극과, 상기 제어 전극과 제11트랜지스터(T15)의 제1주 전극 및 제6트랜지스터(T6)의 제어 전극에 결합된 제10트랜지스터(T14)의 상기 제1주 전극과, -제11트랜지스터(T15)의 제2주 전극과 제2공급 단자(4) 사이에 결합되어, 제6전류를 공급하는 제6전류원(32), -제10트랜지스터(T14)의 제2주 전극에 결합된 제12트랜지스터(T16)의 제1주 전극, -상기 제2공급 단자에 결합된 제12트랜지스터(T16)의 제2주 전극, -제11트랜지스터(T15)의 제2주 전극에 결합된 제12트랜지스터(T16)의 제어 전극, -제2공급 단자(3)와 제14트랜지스터(T18)의 제2주 전극과 사이에 결합되어, 제7전류를 공급하는 제7전류원(34), -제2공급 단자(4)와 제13트랜지스터(T17)의 제2주 전극과 사이에 결합되어, 제8전류를 공급하는 제8전류원(36), -제3트랜지스터(T3)의 제어 전극에 결합된 제13트랜지스터(T17)의 제어 전극과, 상기 제어 전극과 제14트랜지스터(T18)의 제1주 전극 및 제5트랜지스터(T5)의 제어 전극에 결합된 제13트랜지스터(T17)의 상기 제1주 전극, -제13트랜지스터(T17)의 제2주 전극에 결합된 제15트랜지스터(T19)의 제1주 전극, -제1공급 단자(3)에 결합된 제15트랜지스터(T19)의 제2주 전극, -제14트랜지스터(T18)의 상기 제2주 전극에 결합된 제15트랜지스터(T19)의 제어 전극을 더 포함하는 것을 특징으로 하는 증폭기 장치.
제8항에 있어서, 제6 및 제8전류값은 제1전류값의 절반과 실제로 각각 같은 것을 특징으로 하는 증폭기 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.