KR960042755A - 폴디드 비트라인 구조를 가지는 전류패스 분배장치 - Google Patents

폴디드 비트라인 구조를 가지는 전류패스 분배장치 Download PDF

Info

Publication number
KR960042755A
KR960042755A KR1019950013565A KR19950013565A KR960042755A KR 960042755 A KR960042755 A KR 960042755A KR 1019950013565 A KR1019950013565 A KR 1019950013565A KR 19950013565 A KR19950013565 A KR 19950013565A KR 960042755 A KR960042755 A KR 960042755A
Authority
KR
South Korea
Prior art keywords
bit line
semiconductor memory
memory device
transistor
string
Prior art date
Application number
KR1019950013565A
Other languages
English (en)
Other versions
KR0145226B1 (ko
Inventor
김산홍
정태성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950013565A priority Critical patent/KR0145226B1/ko
Publication of KR960042755A publication Critical patent/KR960042755A/ko
Application granted granted Critical
Publication of KR0145226B1 publication Critical patent/KR0145226B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
반도체 메모리 장치에 있어서 특히 불휘발성 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
불휘발성 반도체 메모리의 감소된 레이아웃 면적을 제공한다.
3. 발명의 해결방법의 요지
비트라인을 선택하기 위한 제1 및 제2선택트랜지스터들에 있어서, 비트라인을 공유하는 두 스트링중 한 스트링의 상기 제1선택트랜지스터과 다른 스트링의 제1선택트랜지스터의 플로팅 게이트와 제어 게이트를 서로 교차하여 접속된 불휘발성반도체 메모리 장치를 제공한다.
4. 발명의 중요한 용도
불휘발성 반도체 메모리 장치의 레이아웃 설계시 적합하게 사용된다.

Description

폴디드 비트라인 구조를 가지는 전류패스 분배장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 폴디드 비트라인

Claims (7)

  1. 폴디드 비트라인들을 가지며 상기 비트라인에 접속된 전류통로를 선택하기 위한 제1 및 제2선택트랜지스터들을 가지는 반도체 메모리 장치에 있어서, 상기 제1선택트랜지스터들과 상기 제2선택트랜지스터들사이에 데이타를 저장또는 출력하기 위해 채널을 직렬로 접속한 메모리 셀들과, 상기 메모리 셀들과 상기 제 1,2 선택트랜지스터를 가지는 첫번째 그룹과 두번째 그룹을 나누어 접속된 상기 폴디드 비트라인과, 상기 첫번째 그룹의 상기 제1선택트랜지스터의 플로팅 게이트와 제어 게이트를 상기 두번째 그룹의 상기 제1선택트랜지스터의 제어 게이트와 플로팅 게이트에 각각 접속된상기 제 1,2 선택트랜지스터를 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제1선택트랜지스터와 메모리 셀들은 플로팅 게이트와 제어 게이트를 가지는 트랜지스터임을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 제2선택트랜지스터는 엔채널 모오스 트랜지스터임을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 제1선택트랜지스터의 채널은 비트라인과 접속되고, 상기 제2선택트랜지스터의 채널은 접지라인과 접속됨을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 제1선택트랜지스터의 채널을 접지라인과 접속되고, 상기 제2선택트랜지스터의 채널은 비트라인과 접속됨을 특징으로 하는 반도체 메모리 장치.
  6. 비트라인에 대칭적으로 형성된 메모리 셀 스트링을 가지는 반도체 메모리 장치에 있어서: 인가되는 제 1,2 스트링 선택신호에 응답하여 상기 메모리 셀 스트링의 어느 하나를 선택해주기 위해, 상기 비트라인에 각각의 드레인단자가 연결되고, 그의 소오스 단자는 상기 메모리 셀 스트링내의 셀 트랜지스터의 드레인 단자들에 각기 연결되며, 상기제1스트링선택신호를 플로팅 게이트 및 제어 게이트로 각기 수신하고, 상기 제2스트링선택신호를 제어 게이트 및 플로팅게이트로 각기 수신하는 제1,2트랜지스터를 가짐을 특징으로 하는 반도체 메모리.
  7. 비트라인에 대칭적으로 형성된 메모리 셀 스트링을 가지는 반도체 메모리 장치에 있어서: 인가되는 제 1,2 스트링 선택신호에 응답하여 상기 메모리 셀 스트링의 어느 하나를 선택해주기 위해, 상기 비트라인에 각각의 드레인단자가 연결되고, 그의 소오스 단자는 상기 메모리 셀 스트링내의 셀 트랜지스터의 드레인 단자들에 각기 연결되며, 상기제1스트링선택신호를 플로팅 게이트 및 제어 게이트로 각기 수신하고, 상기 제2스트링선택신호를 제어 게이트 및 플로팅게이트로 각기 수신하는 제1,2트랜지스터를 가짐을 특징으로 하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013565A 1995-05-27 1995-05-27 폴디드 비트라인 구조를 가지는 전류패스 분배장치 KR0145226B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950013565A KR0145226B1 (ko) 1995-05-27 1995-05-27 폴디드 비트라인 구조를 가지는 전류패스 분배장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013565A KR0145226B1 (ko) 1995-05-27 1995-05-27 폴디드 비트라인 구조를 가지는 전류패스 분배장치

Publications (2)

Publication Number Publication Date
KR960042755A true KR960042755A (ko) 1996-12-21
KR0145226B1 KR0145226B1 (ko) 1998-08-17

Family

ID=19415651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013565A KR0145226B1 (ko) 1995-05-27 1995-05-27 폴디드 비트라인 구조를 가지는 전류패스 분배장치

Country Status (1)

Country Link
KR (1) KR0145226B1 (ko)

Also Published As

Publication number Publication date
KR0145226B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
JPS613390A (ja) 記憶装置
KR920001542A (ko) 감지 증폭기를 갖는 반도체 메모리
KR940018874A (ko) 불휘발성 반도체 기억장치
KR900005439A (ko) Eeprom 메모리 셀용 구동 회로
KR900015164A (ko) Nand메모리셀구조를 갖춘 eeprom
KR860000659A (ko) M0s 스태틱형 ram
KR870009396A (ko) 불휘발성 반도체 기억장치
KR960042742A (ko) 센스앰프회로
KR870002593A (ko) 불휘발성 반도체 기억장치
KR890013657A (ko) 반도체메모리 장치
KR940022570A (ko) 반도체불휘발성 기억장치
KR970060221A (ko) 주워드선과 이 주워드선에 상응하게 제공되는 서브워드선을 갖는 반도체 메모리
KR970067369A (ko) 반도체 메모리 장치
KR970069467A (ko) 페이지 액세스 모드를 갖는 단일-칩 메모리 시스템
KR970016535A (ko) 어드레스 디코더
KR960042755A (ko) 폴디드 비트라인 구조를 가지는 전류패스 분배장치
KR930009080A (ko) 낸드형 마스크 리드 온리 메모리
KR880004484A (ko) 메모리 셀회로
KR960036050A (ko) 비휘발성 메모리 장치의 셀 어레이 레이아웃 방법
KR920001526A (ko) 반도체 메모리 장치
ATE181450T1 (de) Sram-speicherzelle
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR970017681A (ko) 불휘발성 반도체 메모리 장치
KR880003334A (ko) 스태틱형 반도체 기억장치
KR960005622A (ko) 마스크 rom의 워드선 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee