KR970017681A - 불휘발성 반도체 메모리 장치 - Google Patents

불휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR970017681A
KR970017681A KR1019950029233A KR19950029233A KR970017681A KR 970017681 A KR970017681 A KR 970017681A KR 1019950029233 A KR1019950029233 A KR 1019950029233A KR 19950029233 A KR19950029233 A KR 19950029233A KR 970017681 A KR970017681 A KR 970017681A
Authority
KR
South Korea
Prior art keywords
discharge
bit line
data
ground power
data line
Prior art date
Application number
KR1019950029233A
Other languages
English (en)
Other versions
KR0172424B1 (ko
Inventor
최수환
이형곤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950029233A priority Critical patent/KR0172424B1/ko
Publication of KR970017681A publication Critical patent/KR970017681A/ko
Application granted granted Critical
Publication of KR0172424B1 publication Critical patent/KR0172424B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
불휘발성 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
칩의 오동작 방지와 레이아웃 면적을 줄일 수 있는 불휘발성 반도체 메모리 장치를 제공함에 있다.
3. 발명의 해결방법의 요지
복수개의 데이타 라인과, 상기 비트라인과 접지전원 사이에 접속되어 상기 비트라인을 방전시키기 위한 제1방전수단과, 상기 비트라인과 상기 전원전압사이에 접속되어 상기 비트라인을 프리차아지시키기 위한 프리차아지수단과 상기 비트라인과 상기 데이타 라인사이에 접속되어 상기 비트라인과 상기 데이타 라인에 인가된 전압을 분리하기 위한 분리수단과, 상기 데이타 라인과 접지전원사이에 접속되어 상기 데이타 라인에 인가된 전압을 방전시키기 위한 제2방전수단과, 상기 데이타 라인에 일단이 접속되어 데이타를 래치하기 위하 래치수단과, 상기 래치수단의 타단과 접지전원사이에 접속되어 상기 래치수단의 타단에 인가된 접압을 방전시키기 위한 제3방전수단을 구비한다.
4. 발명의 중요한 용도
고집적 반도체 메모리 장치에 적합하게 사용된다.

Description

불휘발성 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 불휘발성 반도체 메모리 장치의 개략적 회로도,
제4도는 본 발명에 따른 불휘발성 반도체 메모리 장치의 타이밍도.

Claims (5)

  1. 행과 열의 매트릭스 형태로 배열된 메모리 셀들로 구성된 메모리 셀 어레이와, 상기 메모리 셀들의 드레인을 공통으로 하여 접속된 복수개의 비트라인들을 가지는 불휘발성 반도체 메모리에 있어서 : 복수개의 데이타 라인과, 상기 비트라인과 접지전원사이에 접속되어 상기 비트라인을 방전시키기 위한 제1방전수단과, 상기 비트라인과 상기 전원전압사이에 접속되어 상기 비트라인을 프리차아지시키기 위한 프리차아지수단과, 상기 비트라인과 상기 데이타 라인사이에 접속되어 상기 비트라인과 상기 데이타 라인에 인가된 전압을 분리하기 위한 분리수단과, 상기 데이타 라인과 접지전원사이에 접속되어 상기 데이타 라인에 인가된 전압을 방전시키기 위한 제2방전수단과 상기 데이타 라인에 일단이 접속되어 데이타를 래치하기 위하 래치수단과, 상기 래치수단의 타단과 접지전원사이에 접속되어 상기 래치수단의 타단에 인가된 전압을 방전시키기 위한 제3방전수단을 가짐을 특징으로 하는 페이지 버퍼회로.
  2. 제1항에 있어서, 상기 제1-제3방전수단은 각기 제1-제3엔모오스 트랜지스터임을 특징으로 하는 페이지 버퍼회로.
  3. 제1항에 있어서 상기 프리차아지수단은 제1퍼모오스 트랜지스터임을 특징으로 하는 페이지 버퍼회로.
  4. 제1항에 있어서, 상기 분리수단은 제4엔모오스 트랜지스터임을 특징으로 하는 페이지 버퍼회로.
  5. 제1항에 있어서, 상기 래치수단은 전원전압과 접지전원사이에 채널이 직렬로 접속되고 게이트가 외부 펄스신호 접속된 제2피오모스 트랜지스터와, 상기 제2피모오스 트랜지스터의 드레인과 접지전원사이에 채널이 직렬로 접속되고 게이트가 상기 데이타 라인에 접속된 제3피모오스 트랜지스터와 제5엔모오스 트랜지스터를 가짐을 특징으로 하는 페이지 버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029233A 1995-09-06 1995-09-06 불휘발성 반도체 메모리 장치 KR0172424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029233A KR0172424B1 (ko) 1995-09-06 1995-09-06 불휘발성 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029233A KR0172424B1 (ko) 1995-09-06 1995-09-06 불휘발성 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970017681A true KR970017681A (ko) 1997-04-30
KR0172424B1 KR0172424B1 (ko) 1999-03-30

Family

ID=19426290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029233A KR0172424B1 (ko) 1995-09-06 1995-09-06 불휘발성 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR0172424B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328555B1 (ko) * 1999-06-29 2002-03-14 박종섭 비트라인 센스 앰프
KR100685608B1 (ko) * 2004-01-09 2007-02-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 비트라인 디스차징 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709445B1 (ko) * 2001-06-29 2007-04-18 주식회사 하이닉스반도체 데이터 버스 프리차지 제어 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328555B1 (ko) * 1999-06-29 2002-03-14 박종섭 비트라인 센스 앰프
KR100685608B1 (ko) * 2004-01-09 2007-02-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 비트라인 디스차징 방법

Also Published As

Publication number Publication date
KR0172424B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
EP0326878B1 (en) Decoder driver circuit for programming high-capacitance lines
US10453519B2 (en) Semiconductor device
KR970067772A (ko) 반도체 기억장치
KR910006996A (ko) 비휘발성 메모리 어레이
US4514829A (en) Word line decoder and driver circuits for high density semiconductor memory
JP2005293759A5 (ko)
KR930020695A (ko) 반도체 기억장치
KR880004478A (ko) 반도체 기억장치
JP2003223788A5 (ko)
KR870002593A (ko) 불휘발성 반도체 기억장치
KR890013657A (ko) 반도체메모리 장치
KR920017123A (ko) Eeprom
KR890015270A (ko) 반도체메모리장치
KR970017681A (ko) 불휘발성 반도체 메모리 장치
KR950015785A (ko) 반도체 디바이스
KR970016535A (ko) 어드레스 디코더
KR960012505A (ko) 저소비전력으로 고속동작 가능한 센스엠프를 구비한 반도체 기억장치
KR920010615A (ko) 전류 미러형 감지증폭기를 가진 메모리 디바이스
KR900006977A (ko) 반도체기억장치
KR970008199A (ko) 불휘발성 반도체 메모리의 기준 비트라인 셀
KR970051170A (ko) 메모리 셀 어레이 및 그를 이용한 프로그램 방법
KR970023436A (ko) 구동 n-채널 트랜지스터를 갖는 플립-플롭 회로 타입의 스태틱 반도체 메모리
US4829478A (en) ROM amplifier device
ATE64229T1 (de) Integrierte schaltung eines in komplementaerer schaltungstechnik aufgebauten dynamischen halbleiterspeichers.
KR970012748A (ko) 비트라인 커플링을 감소시키는 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee