KR960042355A - 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법 - Google Patents
어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법 Download PDFInfo
- Publication number
- KR960042355A KR960042355A KR1019950012412A KR19950012412A KR960042355A KR 960042355 A KR960042355 A KR 960042355A KR 1019950012412 A KR1019950012412 A KR 1019950012412A KR 19950012412 A KR19950012412 A KR 19950012412A KR 960042355 A KR960042355 A KR 960042355A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- memory cell
- data background
- address data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
Claims (5)
- N개의 서로 다른 어드레스를 가지는 단방향 어드레스 메모리에 있어서, 가능한 어드레스 데이타 백그라운드 중에서 임의의 하나를 선택하는 제1단계(S11, S12)와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제1단계에서 선택된 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 제2단계(S21∼S24)와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제2단계와 동일한 어드레스 데이타 백그라운드의 리드 및 반전 어드레스 데이타 백그라운드의 라이트 동작을 수행하는제3단계(S31∼S35)와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제3단계와 동일한 반전 어드레스 데이타 백그라운드의 리드 및 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 제4단계(S41∼S45)와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제4단계와 동일한 어드레스 데이타 백그라운드의 리드동작을 수행하는 제5단계(S51∼S54)와 ; 가능한 모든 경우의 어드레스 데이타 백그라운드에대하여, 상기 제2단계에서 제5단계까지의 과정을 반복적으로 수행되도록 하는 제6단계(S61∼S63)로 이루이지는 것을 특징으로 하는 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법.
- 제1항에 있어서, 상기한 제2단계(S21∼S24)는 메모리셀의 어드레스를 초기값으로 지정하는 단계(S21)와 ;상기 제1단계에서 선택된 어드레스 데이타 백그라운드를 메모리셀에 라이트시키는 단계(S22)와 ; 상기 라이트 단계(S22)를 메모리셀의 최대 어드레스까지 반복적으로 수행되도록 하는 단계(S23, S24)로 구성되는 것을 특징으로 하는 어드레스간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법.
- 제1항에 있어서, 상기한 제3단계(S31∼S35)는 메모리셀의 어드레스를 초기값으로 지정하는 단계(S31)와 ;현재의 메모리셀에 저장되어 있는 어드레스 데이타 백그라운드의 리드 동작을 수행하는 단계(S32)와 ; 현재의 메모리셀에반전 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 단계(S33)와 ; 상기 리드 단계(S32)와 라이트 단계(S33)를메모리셀의 최대 어드레스까지 반복적으로 수행되도록 하는 단계(S34,S35)로 구성되는 것을 특징으로 하는 어드레스 간의데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법.
- 제1항에 있어서, 상기한 제4단계(S41∼S45)는 메모리셀의 어드레스를 초기값으로 지정하는 단계(S41)와 ;현재의 메모리셀에 저장되어 있는 반전 어드레스 데이타 백그라운드를 리드하는 단계(S42)와 ; 현재의 메모리셀에 어드레스 데이타 백그라운드를 라이트 하는 단계(S43)와 ; 상기 리드 단계(S42)와 라이트 단계(S43)를 메모리셀의 최대 어드레스까지 반복적으로 수행되도록 하는 단계(S44, S45)로 구성되는 것을 특징으로 하는 어드레스 간의데이타 백그라운드를이용한 단방향 어드레스 메모리의 테스트 방법.
- 제1항에 있어서, 상기한 제5단계(S51∼S54)는 메모리셀의 어드레스를 초기값으로 지정하는 단계(S51)와 ;현재의 메모리셀에 저장되어 있는 어드레스 데이타 백그라운드를 리드하는 단계(S52)와 ; 상기 리드 단계(S52)를 메모리셀의 최대 어드레스가지 반복적으로 수행되도록 하는 단계(S53, S54)로 구성되는 것을 특징으로 하는 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950012412A KR0143125B1 (ko) | 1995-05-18 | 1995-05-18 | 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법 |
US08/650,936 US5706293A (en) | 1995-05-18 | 1996-05-17 | Method of testing single-order address memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950012412A KR0143125B1 (ko) | 1995-05-18 | 1995-05-18 | 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960042355A true KR960042355A (ko) | 1996-12-21 |
KR0143125B1 KR0143125B1 (ko) | 1998-08-17 |
Family
ID=19414812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950012412A Expired - Fee Related KR0143125B1 (ko) | 1995-05-18 | 1995-05-18 | 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5706293A (ko) |
KR (1) | KR0143125B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434477B1 (ko) * | 1997-06-20 | 2004-07-19 | 삼성전자주식회사 | 스테이틱 램 테스트용 벡터 감소장치 및 방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6769084B2 (en) * | 2001-03-13 | 2004-07-27 | Samsung Electronics Co., Ltd. | Built-in self test circuit employing a linear feedback shift register |
DE10243470A1 (de) * | 2002-09-19 | 2004-04-01 | Infineon Technologies Ag | Selbsttestschaltung |
DE10245152B4 (de) * | 2002-09-27 | 2013-10-10 | Infineon Technologies Ag | Integrierte Testschaltungsanordnung und Testverfahren |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5258986A (en) * | 1990-09-19 | 1993-11-02 | Vlsi Technology, Inc. | Tightly coupled, low overhead RAM built-in self-test logic with particular applications for embedded memories |
JPH0619805A (ja) * | 1992-06-30 | 1994-01-28 | Fujitsu Ltd | メモリ異常箇所特定方法 |
US5513318A (en) * | 1994-12-28 | 1996-04-30 | At&T Corp. | Method for built-in self-testing of ring-address FIFOs |
-
1995
- 1995-05-18 KR KR1019950012412A patent/KR0143125B1/ko not_active Expired - Fee Related
-
1996
- 1996-05-17 US US08/650,936 patent/US5706293A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434477B1 (ko) * | 1997-06-20 | 2004-07-19 | 삼성전자주식회사 | 스테이틱 램 테스트용 벡터 감소장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
US5706293A (en) | 1998-01-06 |
KR0143125B1 (ko) | 1998-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970051182A (ko) | 반도체 기억 장치 | |
KR970051141A (ko) | 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치 | |
KR900005444A (ko) | 속기 기능을 지닌 반도체 메모리 장치 | |
KR970003258A (ko) | 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리 | |
KR880008337A (ko) | 반도체 기억장치 | |
KR950009279A (ko) | 메모리 시험을 실시하는 반도체 메모리 장치 | |
KR910020733A (ko) | 스태틱형 메모리 | |
KR950015399A (ko) | 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치 | |
KR930011242A (ko) | 스태틱형 메모리 | |
KR880000960A (ko) | 반도체 메모리 | |
KR920006974A (ko) | 다이너믹형 반도체기억장치 | |
KR960042355A (ko) | 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법 | |
KR950004283A (ko) | 반도체 메모리 장치 | |
KR960025776A (ko) | 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치 | |
KR960009174A (ko) | 고속테스트 기능을 갖는 메모리 소자 | |
KR960019322A (ko) | 반도체 메모리 시험장치 | |
KR970707555A (ko) | 메모리 소자내의 결함 셀을 대체하기 위한 회로, 시스템 및 그 방법(circuits, systems, and methods for accounting for defective cells in a memory device) | |
KR900002646A (ko) | 텔레텍스트 디코더에 사용적합한 문자 발생기 | |
KR950009745A (ko) | 반도체 기억장치 | |
KR970060223A (ko) | 반도체 기억 장치 및 그 제어 방법 | |
KR960030712A (ko) | 동화상 데이타의 복호장치 | |
KR970007656A (ko) | 1개의 로우 어드레스에 대해서 동시에 선택된 다수의 어드레스들에 의해 지정된 메모리 셀들이 기입되는 그래픽 메모리 기입 방법 | |
KR940026964A (ko) | 반도체 메모리 장치 | |
KR970007649A (ko) | 메모리의 자동초기화 방법 및 회로 | |
KR960018895A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19950518 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19950518 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980331 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19980407 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19980407 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20010308 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20020318 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20030307 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20040308 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20050310 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20060307 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20070327 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20080401 Start annual number: 11 End annual number: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20090316 Start annual number: 12 End annual number: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20100315 Start annual number: 13 End annual number: 13 |
|
FPAY | Annual fee payment |
Payment date: 20110405 Year of fee payment: 14 |
|
PR1001 | Payment of annual fee |
Payment date: 20110405 Start annual number: 14 End annual number: 14 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20130309 |