KR0143125B1 - 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법 - Google Patents

어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법

Info

Publication number
KR0143125B1
KR0143125B1 KR1019950012412A KR19950012412A KR0143125B1 KR 0143125 B1 KR0143125 B1 KR 0143125B1 KR 1019950012412 A KR1019950012412 A KR 1019950012412A KR 19950012412 A KR19950012412 A KR 19950012412A KR 0143125 B1 KR0143125 B1 KR 0143125B1
Authority
KR
South Korea
Prior art keywords
address
memory cell
address data
data background
memory
Prior art date
Application number
KR1019950012412A
Other languages
English (en)
Other versions
KR960042355A (ko
Inventor
김헌철
김호룡
백상현
조창현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950012412A priority Critical patent/KR0143125B1/ko
Priority to US08/650,936 priority patent/US5706293A/en
Publication of KR960042355A publication Critical patent/KR960042355A/ko
Application granted granted Critical
Publication of KR0143125B1 publication Critical patent/KR0143125B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

이 발명은 메모리 회로 또는 메모리 회로를 포함하는 대용량 집적회로(VLSI : Very Large Sale Integrated circuit)등에 적용되는 어드레스 데이타 백그라운드(ADB : Address Data Background)를 이용한 단방향 어드레스 메모리(SOA memory : Single-Order Addressed memory)의 테스트 방법에 관한 것으로서, N개의 서로 다른 어드레스를 가지는 단방향 어드레스 메모리의 (log2N+1)개의 어드레스 데이타 백그라운드에 대해 메모리 테스트 동작을 수행하여 테스트 벡터를 줄임으로서 테스트 시간을 감소시키고 하드웨어로의 구현이 간단하도록 한 단방향 어드레스 메모리의 테스트 방법을 제공할 수 있다.

Description

어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법
제1도는 이 발명의 실시예에 따른 어드레스 간의 데이타 백그라운드를 설명하는 도표이고,
제2도는 상기 제1도의 어드레스 간의 데이타 백그라운드가 8X4 메모리셀에 적용된 것을 도시한 것이고,
제3도는 이 발명의 실시예에 따른 단방향 어드레스 메모리의 테스트 방법을 서명하는 순서도이다.
이 발명은 단방향 어드레스 메모리(SOA memory : Single-Order Addressed Memory)의 테스트 방법에 관한 것으로서, 더욱 상세하게 말하자면 메모리 회로 또는 메모리 회로를 포함하는 대용량 집적회로(VLSI : Very Large Scale Integrated circuit)등에 적용되는 어드레스 간의 데이타 백그라운드(ADB : Address Data Background)를 이용한 단방향 어드레스 메모리의 테스트 방법에 관한 것이다.
먼저, 메모리 내에 존재하는 폴트들의 종류에 대한 기존의 정의를 살펴본다.
메모리 내에 존재하는 폴트에는 스틱 폴트(Stuck-at fault)와 트랜지션폴트(Transition fault)와 커플링 폴트(Coupling fault)와 어드레스 폴트(Address fault)가 있다.
상기 스턱 폴트는 임의의 셀이나 라인의 로직 값이 항상 0(또는 1)이어서 반대 상태로 변화될 수 없는 폴트이며, 상기 스턱 폴트를 검출하기 위한 테스트는 다음의 조건을 만족해야만 한다.
조건 : 모든 셀에 대해, 최소한 한번의 리드 0 동작과 한번의 리드 1 동작이 수행되어야 한다.
상기 트랜지션 폴트는 스턱 폴트의 특수한 경우로 임의의 셀이나 라인이 0→1전이(또는 1→0 전이)가 불가능한 것을 말한다. 다른 셀의 영향을 받지 않는 트랜지션 폴트는 스턱 폴트로의 모델링이 불가능하다.
이와 같은 특성 때문에 트랜지션 폴트를 검출하는 테스트는 다음의 조건을 만족해야 한다.
조건 : 모든 셀은 최소한 한번의 0→1 전이와 한번의 1→0 전이를 수행해야 하며, 그 셀에 다른 전이가 발생하기 전에 리드되어야 한다.
상기 커플링 폴트는 셀간의 영향에 의해 발생하는 폴트로서 종류가 다양하고 검출의 복잡도가 크기 때문에 다음과 같은 3가지의 가정 하에서 정의한다.
(1) 리드 동작은 에러를 발생시키지 않는다.
(2) 비전이(non-transition) 라이트 동작은 폴트를 발생시키지 않는다.
(3) 전이(transition) 라이트 동작은 폴트를 발생시킬 수 있다.
위의 가정은 경우의 수를 줄여 커플링 폴트의 검출이 가능하도록 하기 위한 가정이다. 이와 같은 가정에 의해 임의의 한 셀에 대한 0→1 전이 또는 1→0 전이를 발생하는 라이트 동작이 다른 한 셀의 내용을 변화시킬 때 두 셀에는 커플링 폴트가 전재한다고 한다.
상기 어드레스 폴트는 다음 네가지로 정의된다.
폴트1 : 임의의 한 어드레스로 접근할 수 있는 셀이 존재하지 않는다.
폴트2 : 임의의 한 셀이 어떤 어드레스에 의해서도 접근될 수 없다.
폴트3 : 임의의 한 어드레스에 의해 여러 개의 셀들이 동시에 접근된다.
폴트4 : 임의의 한 셀이 여러 개의 어드레스들에 의해 접근된다.
한편, 단방향의 어드레스 스킴(scheme)을 가지는 단방향 어드레스 메모리를 테스트하기 위한 방법으로서 단방향 어드레스 마치(SOA March) 테스트가 널리 이용되고 있다.
상기 단방향 어드레스 마치 테스트에 관한 것으로서, 'Effective March Algorithms for Testing Single-Order Addressed Memories(vna de Goor. A. J. and Zorian Y., Journal of Electronic Testing Theory and Applications, Vol.5, No.4, pp.337∼345, Nov. 1994.)가 개시된 바 있다.
그러나, 상기한 단방향 어드레스 마치 테스트 방법은 메모리 내에 존재하는 폴트 중에서 스턱 폴트와 트랜지션 폴트만을 검출할 수 있으며, 모든 어드레스 폴트와 모든 커플링 폴트를 검출하는 것은 불가능하였다.
이에 따라, 반 디 구어와 조리안은 기존의 단방향 어드레스 마치 테스트 알고리즘의수행후에 커플링 폴트와 어드레스 폴트를 검출하기 위한 테스트 벡터를 추가하는 또다른 단방향 어드레스 메모리 테스트 방법을 개발하였다.
상기 개선된 단방향 어드레스 메모리 테스트 방법에 관하여, An Effective BIST Scheme for Ring-Address Type FIFOs.(Y. Zorian, A. J. Van de Goor and Ivo Schanstra, IEEE Int. Test Conference, Washington D.C., pp. 378∼387, Oct. 1994.)가 개시된 바 있다.
상기한 조리안 등에 의해 제안된 개선된 단방향 어드레스 메모리 테스트 방법은 N개의 서로 다른 어드레스를 가지는 단방향 어드레스 메모리에 대해(6N+8N log2N)의 테스트 벡터를 제공한다.
이 발명의 목적은 상기와같은 종래의 단방향 어드레스 메모리의 테스트 방법을 개선하기 위한 것으로서, 어드레스 간의 데이타 백그라운드를 이용하여 테스트 벡터(test vector)를 감소시킴으로써 단방향 어드레스 메모리의 테스트 속도를 향상시킬 수 있는 단방향 어드레스 메모리 테스트 방법을 제공하는데 있다.
이 발명은 테스트 벡터를 감소시키기 위하여 어드레스 간의 데이타 백그라운드(ADB : Address Data Background, 이하 '어드레스 데이타 백그라운드'라 한다.)를 이용하고 있는데, 상기 어드레스 데이타 백그라운드는 서로 다른 어드레스를 가지는 임의의 두 셀이 가질 수 있는 모든 데이타의 조합으로 정의한다.
상기한 목적을 달성하기 위한 이 발명은, N개의 서로 다른 어드레스를 가지는 단방향 어드레스 메모리에 있어서, 가능한 어드레스 데이타 백그라운드 중에서 임의의 하나를 선택하는 제1단계와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제1단계에서 선택된 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 제2단계와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제2단계와 동일한 어드레스 데이타 백그라운드의 리드 및 반전 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 제3단계와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제3단계와 동일한 반전 어드레스 데이타 백그라운드의 리드 및 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 제4단계와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제4단계와 동일한 어드레스 데이타 백그라운드의 리드 동작을 수행하는 제5단계와 ; 가능한 모든 경우의 어드레스 데이타 백그라운드에 대하여, 상기 제2단계에서 제5단계까지의 과정을 반복적으로 수행되도록 하는 제6단계로 이루어진다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 설명한다.
제1도는 이 발명의 실시예에 따른 어드레스 데이타 백그라운드를 설명하는 도표이고, 제2도는 상기 제1도의 어드레스 데이타 백그라운드가 8x4 메모리셀에 적용된 것을 도시한 것이고, 제3도는 이 발명의 실시예에 따른 단방향 어드레스 메모리의 테스트 방법을 설명하는 순서도이다.
먼저, 제1도를 참조하여 어드레스 데이타 백그라운드를 설명한다.
제1도에 도시되어 있듯이, 단방향 어드레스 메모리가 서로 다른 N개의 어드레스를 가지고 있으면, 가능한 어드레스 데이타 백그라운드의 수는 (log2N+1)개 이다.
즉, 어드레스 수가 '2'인 경우에는 가능한 어드레스 데이타 백그라운드가 '00'과 '01'이 되며, 어드레스 수가 '4'인 경우에는 가능한 어드레스 데이타 백그라운드가 '0000', '0011'과 '0101'가 되며, 어드레스 수가 '8'인 경우에는 가능한 어드레스 데이타 백그라운드가 '00000000', '00001111', '00110011'과 '01010101'이 된다.
위의 어드레스 데이타 백그라운드는 기존의 데이타 백그라운드(Data Background)와 유사한 개념이다.
제2도에는 8개의 서로 다른 어드레스를 가지며 각 셀이 4비트인 단방향 어드레스 메모리에 어드레스 데이타 백그라운드를 적용할 때, 각 어드레스 별로 가질 수 있는 데이타가 도시되어 있다.
제2도에 도시된 단방향 어드레스 메모리는 용량이 8x4 비트이며, 각 셀의 비트수는 4비트이다.
상기한 단방향 어드레스 메모리는 8개의 서로 다른 어드레스를가지므로, log28+1=4개의 어드레스 데이타 백그라운드를 가진다.
제2도의 첫번째 열에는 어드레스 데이타 백그라운드가 '00000000'인 경우를 도시한 것으로서, 8개의 어드레스에 의해 지정된 셀에 '0'가 기록되어 있다.
제2도의 두번째 열에는 어드레스 데이타 백그라운드가 '00001111'인 경우를 도시한 것으로서, 상위 4개의 어드레스에 의해 지정되는 셀에는 '0000'가 기록되며, 하위 4개의 어드레스에 의해 지정된 셀에는 '1111'이 기록된다.
제2도의 세번째 열에는 어드레스 데이타 백그라운드가 '00110011'인 경우를 도시한 것으로서, 두개의 어드레스 단위로 번갈아 가며 '0000'와 '1111'가 기록되고 있다.
제2도의 네번째 열에는 어드레스 데이타 백그라운드가 '01010101'인 경우를 도시한 것으로서, 매 어드레스마다 번갈아 가며 '0000'와 '1111'이 기록되고 있다.
다음으로, 제3도를 참조하여 상술한 어드레스 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법을 설명한다.
상기 제3도에서 ADDR은 메모리셀의 어드레스를 가리키며, ADB는 어드레스 데이타 백그라운드를 가리킨다. 또한, 리드(read)는 메모리셀로부터 데이타를 읽어들이는 것을 의미하며, 라이트(write)는 메모리셀로의 데이타 기록을 의미한다.
테스트 동작이 시작되면(S11), N개의 서로 다른 어드레스를 가지는 단방향 어드레스 메모리에서 가능한 어드레스 데이타 백그라운드 중에서 임의의 하나가 선택된다.(S12). 가령, 제2도에 도시된 바와 같이 ,8개의 서로 다른 어드레스를 가지는 단방향 어드레스 메모리인 경우에는 어드레스 데이타 백그라운드 중 임의의 하나인 '00000000'가 선택될 수 있다.
다음으로, 메모리셀의 어드레스가 '0'으로 지정되며(S12), 지정된 메모리셀에 선택된 어드레스 데이타 백그라운드의 라이트 동작이 수행된다(S22). 상기 단계(S21)는 메모리셀의 초기 어드레스를 지정하기 위한 것이다. 선택된 어드레스 데이타 백그라운드의 라이트 동작은 단계(S23)와 단계(S24)에 의해 메모리셀의 최대 어드레스까지 수행된다.
즉, 단계(S23)에서는 현재의 메모리셀이 최대 어드레스인지를 판단하며, 현재의 메모리셀이 최대 어드레스가 아닐 경우에는 단계(S24)에서 메모리셀의 어드레스가 증가된다.
가령, '00001111'인 어드레스 데이타 백그라운드가 선택된 경우에는 제2도에 도시된 바와 같이, 각 메모리셀의 상위 어드레스 부터 차례로 '0', '0', '0', '0', '1', '1', '1', '1'이 라이트 된다.
상기 단계(S23)에서 메모리셀의 최대 어드레스까지 어드레스 데이타 백그라운드의 라이트 동작이 수행된 경우에는, 메모리셀의 어드레스가 '0'으로 지정된다(S31).
다음으로, 지정되는 메모리셀에 저장되어 있는 어드레스 데이타 백그라운드의 리드 동작을 수행한 후(S32), 선택된 어드레스 데이타 백그라운드의 각 비트를 반전시킨 반전 어드레스 데이타 백그라운드의 메모리셀로의 라이트 동작이 수행된다(S33).
또한, 단계(S34)와 단계(S35)에 의해 단계(S32)와 단계(S33)의 동작을 모든 메모리셀에 대해 반복적으로 수행되도록 한다.
즉, 상기 단계(S21∼S24)에서 예시한 '00001111'의 어드레스 데이타 백그라운드에 대하여, 각 메모리셀에 저장되어 있는 어드레스 데이타 백그라운드를 읽어들인 후, 메모리셀의 상위 어드레스로부터 차례로 '1', '1', '1', '1', '0', '0', '0', '0'이 라이트 된다.
상기 단계(S34)에서 최대 어드레스까지 동작을 수행한 경우에는 메모리셀의 어드레스가 '0'으로 지정된다(S41).
다음으로, 지정된 메모리셀의 리드 동작이 수행되어(S42) 저장되어 있는 반전 어드레스 데이타 백그라운드가 리드 되며, 지정된 셀로의 어드레스 데이타 백그라운드의 라이트 동작이 수행된다(S43).
상기 단계(S42)와 단계(S43)의 동작은 단계(S44)와 단계(S45)에 의해 메모리셀의 최대 어드레스까지 반복적으로 수행된다.
상기 단계(S21~S24)에서 예시한 '00001111'의 어드레스 데이타 백그라운드에 대하여, 각 메모리셀에 저장되어 있는 반전 어드레스 데이타 백그라운드를 읽어들인 후, 메모리셀의 상위 어드레스로부터 차례로 '0', '0', '0', '0', '1', '1', '1', '1'이 라이트 된다.
상기 단계(S44)에서 최대 어드레스까지 동작을 수행한 경우에는 메모리셀의 어드레스가 '0'으로 지정된다(S51).
다음으로, 메모리셀에 저장되어 있는 어드레스 데이타 백그라운드의리드동작이 수행되며(S52), 단계(S53)와 단계(S54)에 의해 메모리셀의 최대 어드레스까지 어드레스 데이타 백그라운드의 리드 동작이 반복적으로 수행된다.
상기 단계(S53)에서 메모리셀의 최대 어드레스까지 어드레스 데이타 백그라운드의 리드 동작이 수행된 경우에는, 모든 어드레스 데이타 백그라운드에 대하여 상기 단계(S21)에서 단계(S53)까지의 동작이 수행되었는지 판단된다(S61).
즉, 8개의 서로 다른 어드레스를 가지는 단방향 어드레스 메모리의 경우, '00000000', '00001111', '00110011', '01010101'의 모든 어드레스 데이타 백그라운드에 대해 단계(S21)에서 단계(S54)까지의 동작이 수행되었는지 판단된다.
상기 단계(S61)에서 모든 어드레스 데이타 백그라운드에 대해 테스트 동작이 수행되지 않았을 경우에는, 다른 어드레스 데이타 백그라운드가 선택된 후(S62), 단계(S21) 이하의 과정이 반복되며, 모든 어드레스 데이타 백그라운드에 대해 테스트 동작이 수행되었으면 단방향 어드레스 메모리의 테스트 동작을 완료한다.
위에 언급되었듯이, 이 발명의 실시예에 따르면 (log2N+1)개의 어드레스 데이타 백그라운드에 대하여 메모리 테스트 동작이 적용되므로 생성되는 테스트 벡터의 크기는 6N X (log2N+1)개 이다.
이에 따라, 반 디 구어 와 조리안에 의해 제안된 단방향 어드레스 메모리 테스트 방법의 테스트 벡터 (6N + 8log2N)보다 이 발명의 실시예에 따른 단방향 어드레스 메모리의 테스트 방법에 따른 테스트 벡터가 더 작기 때문에 테스트 시간이 단축되며, 하드웨어로의 구현이 간단해지는 잇점이 있다.

Claims (5)

  1. N개의 서로 다른 어드레스를 가지는 단방향 어드레스 메모리에 있어서, 가능한 어드레스 데이타 백그라운드 중에서 임의의 하나를 선택하는 제1단계(S11, S12)와 ;
    메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제1단계에서 선택된 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 제2단계(S21∼S24)와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제2단계와 동일한 어드레스 데이타 백그라운드의 리드 및 반전 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 제3단계(S31∼S35)와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제3단계와 동일한 반전 어드레스 데이타 백그라운드의 리드 및 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 제4단계(S41∼S45)와 ; 메모리셀의 어드레스를 증가시켜 최대 어드레스에 도달할 때까지, 상기 제4단계와 동일한 어드레스 데이타 백그라운드의 리드 동작을 수행하는 제5단계(S51∼S54)와 ; 가능한 모든 경우의 어드레스 데이타 백그라운드에 대하여, 상기 제2단계에서 제5단계까지의 과정을 반복적으로 수행되도록 하는 제6단계(S61∼S63)로 단방향 어드레스 메모리의 테스트 방법.
  2. 제1항에 있어서, 상기한 제2단계(S21∼S24)는 메모리셀의 어드레스를 초기값으로 지정하는 단계(S21)와 ; 상기 제1단계에서 선택된 어드레스 데이타 백그라운드를 메모리셀에 라이트시키는 단계(S22)와 ; 상기 라이트 단계(S22)를 메모리셀의 최대 어드레스까지 반복적으로 수행되도록 하는 단계(S23, S24)로 구성되는 것을 특징으로 하는 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법.
  3. 제1항에 있어서, 상기한 제3단계(S31∼S35)는 메모리셀의 어드레스를 초기값으로 지정하는 단계(S31)와 ; 현재의 메모리셀에 저장되어 있는 어드레스 데이타 백그라운드의 리드 동작을 수행하는 단계(S32)와 ; 현재의 메모리셀에 반전 어드레스 데이타 백그라운드의 라이트 동작을 수행하는 단계(S33)와 ; 상기 리드 단계(S32)와 라이트 단계(S33)를 메모리셀의 최대 어드레스까지 반복적으로 수행되도록 하는 단계(S34,S35)로 구성되는 것을 특징으로 하는 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법.
  4. 제1항에 있어서, 상기한 제4단계(S41∼S45)는 메모리셀의 어드레스를 초기값으로 지정하는 단계(S41)와 ; 현재의 메모리셀에 저장되어 있는 반전 어드레스 데이타 백그라운드를 리드하는 단계(S42)와 ; 현재의 메모리셀에 어드레스 데이타 백그라운드를 라이트 하는 단계(S43)와 ; 상기 리드 단계(S42)와 라이트 단계(S43)를 메모리셀의 최대 어드레스까지 반복적으로 수행되도록 하는 단계(S44, S45)로 구성되는 것을 특징으로 하는 어드레스 간의데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법.
  5. 제1항에 있어서, 상기한 제5단계(S51∼S54)는 메모리셀의 어드레스를 초기값으로 지정하는 단계(S51)와 ; 현재의 메모리셀에 저장되어 있는 어드레스 데이타 백그라운드를 리드하는 단계(S52)와 ; 상기 리드 단계(S52)를 메모리셀의 최대 어드레스가지 반복적으로 수행되도록 하는 단계(S53, S54)로 구성되는 것을 특징으로 하는 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법.
KR1019950012412A 1995-05-18 1995-05-18 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법 KR0143125B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950012412A KR0143125B1 (ko) 1995-05-18 1995-05-18 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법
US08/650,936 US5706293A (en) 1995-05-18 1996-05-17 Method of testing single-order address memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012412A KR0143125B1 (ko) 1995-05-18 1995-05-18 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법

Publications (2)

Publication Number Publication Date
KR960042355A KR960042355A (ko) 1996-12-21
KR0143125B1 true KR0143125B1 (ko) 1998-08-17

Family

ID=19414812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012412A KR0143125B1 (ko) 1995-05-18 1995-05-18 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법

Country Status (2)

Country Link
US (1) US5706293A (ko)
KR (1) KR0143125B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434477B1 (ko) * 1997-06-20 2004-07-19 삼성전자주식회사 스테이틱 램 테스트용 벡터 감소장치 및 방법
US6769084B2 (en) * 2001-03-13 2004-07-27 Samsung Electronics Co., Ltd. Built-in self test circuit employing a linear feedback shift register
DE10243470A1 (de) * 2002-09-19 2004-04-01 Infineon Technologies Ag Selbsttestschaltung
DE10245152B4 (de) * 2002-09-27 2013-10-10 Infineon Technologies Ag Integrierte Testschaltungsanordnung und Testverfahren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258986A (en) * 1990-09-19 1993-11-02 Vlsi Technology, Inc. Tightly coupled, low overhead RAM built-in self-test logic with particular applications for embedded memories
JPH0619805A (ja) * 1992-06-30 1994-01-28 Fujitsu Ltd メモリ異常箇所特定方法
US5513318A (en) * 1994-12-28 1996-04-30 At&T Corp. Method for built-in self-testing of ring-address FIFOs

Also Published As

Publication number Publication date
KR960042355A (ko) 1996-12-21
US5706293A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
EP1315176B1 (en) Memory circuit having parity cell array
US4872168A (en) Integrated circuit with memory self-test
US5644578A (en) Failure memory device
KR100238741B1 (ko) 판독 전용 메모리
WO2000011554A1 (en) A system and method for identification of transformation of memory device addresses
JPH10187554A (ja) 自己テスト回路を有する半導体メモリ装置
US5954831A (en) Method for testing a memory device
EP0437217B1 (en) Memory tester
JP2779538B2 (ja) 半導体集積回路メモリのためのテスト信号発生器およびテスト方法
JP2003346500A (ja) 半導体集積回路及びそのテスト方法
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
US5917833A (en) Testing apparatus for semiconductor device
Yarmolik et al. March PS (23N) test for DRAM pattern-sensitive faults
KR880000960A (ko) 반도체 메모리
KR0143125B1 (ko) 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법
US5787038A (en) Flash memory device
US20030167428A1 (en) ROM based BIST memory address translation
KR940010665B1 (ko) 다이나믹메모리장치 및 그 번인방법
US6134161A (en) Test circuit and test method for semiconductor memory
KR960012005A (ko) 반도체 메모리
Karpovsky et al. Pseudo-exhaustive word-oriented DRAM testing
US5991903A (en) Parallel bit test circuit for testing a semiconductor device in parallel bits
US6611929B1 (en) Test circuit for memory
US6968483B2 (en) Circuit and method for testing a data memory
JP2804212B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110405

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee