KR960039105A - 수치계산에 의해 프로세스 파라미터를 결정하는 반도체장치의 제조방법 - Google Patents
수치계산에 의해 프로세스 파라미터를 결정하는 반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR960039105A KR960039105A KR1019960010360A KR19960010360A KR960039105A KR 960039105 A KR960039105 A KR 960039105A KR 1019960010360 A KR1019960010360 A KR 1019960010360A KR 19960010360 A KR19960010360 A KR 19960010360A KR 960039105 A KR960039105 A KR 960039105A
- Authority
- KR
- South Korea
- Prior art keywords
- extracting
- semiconductor device
- manufacturing
- process parameters
- parameters
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000004088 simulation Methods 0.000 claims abstract 4
- 230000035945 sensitivity Effects 0.000 claims 3
- 238000000137 annealing Methods 0.000 claims 1
- 238000012886 linear function Methods 0.000 claims 1
- 238000010206 sensitivity analysis Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
반도체장치의 제조방법은 반도체장치의 특성을 반도체장치의 제조공정에 있어서의 프로세스 파라미터를 인수로 하는 프로세스 함수로 기술하는 스텝(30)과, 주어진 사양을 만족시키는 최적인 프로세스 파라미터의 조를 프로세스 함수를 이용해서 추출하는 스템(32)과, 추출된 프로세스 파라미터에 따른 제조공정을 이용해서 반도체장치를 제조하는 스텝(36)을 포함한다.
프로세스 함수는 과거의 실험치 또는 시뮬레이션치 또는 그 쌍방을 이용해서 결정한다.
바람직한 것은 프로세스 파라미터는 온라인으로 공장에 전송되는 것이다(34).
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제12도는 본 발명에 따른 반도체장치의 제조방법의 개략의 수순을 나타내는 플로챠트이다. 제13도는 본 발명의 제1의 실시예에 있어서의 프로세스 파라미터의 추출된 수순을 나타내는 플로챠트이다.
Claims (22)
- 반도체장치의 특성을 상기 반도체장치의 제조공정에 있어서의 프로세스 파라미터를 인수로 하는 프로세스 함수로 기술하는 스텝(30)과, 주어진 사양을 만족시키는 최적인 프로세스 파라미터의 조를 상기 프로세스 함수를 이용해서 추출하는 상기 스텝(32)과, 상기 추출된 프로세스 파라미터에 따른 제조공정을 이용해서 상기 반도체장치를 제조하는 스텝(34, 36)을 구비하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 특성을 기술하는 스텝(30)은 실험치에서 프로세스 함수를 결정하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 특성을 기술하는 스텝(30)은 시뮬레이션치에서 프로세스 함수를 결정하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 특성을 기술하는 스텝(30)은 실험치 및 시뮬레이션치의 쌍방을 이용해서 함수를 결정하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 함수(180)는 복수개의 1차함수(182, 184, 186, 188)를 이용해서 기술하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 기술하는 스텝(30)은 각각이 대응하는 하나의 프로세스공정이 반도체장치의 특성의 하나에 주는 특성을 기술하는 복수개의 프로세스 함수(24)를 결정하는 스텝과, 반도체장치의 특성의 각각을 상기 복수개의 프로세스 함수(24)의 1차 결합으로 나타나는 스텝을 포함하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)는 가우스뉴톤법을 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 레벤버그마카트법을 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 데니스-게이 웰슈법을 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 빅스법을 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제8항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 프로세스 파라미터의 초기치를 난수로 해서 결정하는 스텝(42)을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제9항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 프로세스 파라미터의 초기치를 난수로 해서 결정하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 프로세스 파라미터의 초기치를 난수로 해서 결정하는 스텝(42)를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 시뮬레이션 어닐링법을 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 프로세스 파라미터의 적어도 하나의 상한과 하한을 정하는 스텝과, 상기 상하한사이의 범위내에서 프로세스 파라미터의 상기 하나를 추출하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 상기 스텝(32)은 프로세스 파라미터의 취할 수 있는 범위를 그 범위내에서 프로세스 파라미터의 적어도 하나가 단조롭게 변화하는 것에 한정하는 스텝과, 그 범위내에서 프로세스 파라미터의 적어도 하나에서 최적을 추출하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 스텝(32)은 프로세스 파라미터를 일괄해서 추출하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 프로세스 파라미터를 추출하는 스텝(32)은 일부의 프로세스 파라미터를 일괄해서 추출하는 제1의 스텝(162, 164)과, 그 후 상기 제1의 스텝에서 추출된 프로세스 파라미터의 수치를 고정해서 나머지의 프로세스 파라미터를 추출하는 제2의 스텝(166, 168, 170)을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제18항에 있어서, 상기 제1의 스텝(162, 164)에서 프로세스 파라미터 중의 감도가 높은 프로세스 파라미터만을 최초로 추출하고, 상기 제2의 스텝(166, 168, 170)에서는 감도가 낮은 프로세스 파라미터를 추출하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 다시 최적해가 복수개 얻어졌는지 아닌지를 판정하는 스텝(140)과, 최적해가 복수개 얻어졌으며, 얻어진 복수개의 최적해의 각각에 해서 감도해석(142-150)을 행하는 스텝과, 상기 최적해가 복수개 얻어졌으면, 가장 감도가 낮다고 판정된 최적해를 최적인 프로세스 파라미터의 조로써 선택하는 스텝(152, 154)을 더 포함하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 반도체 장치를 제조하는 스텝(34, 36)은 추출된 프로세스 파라미터를 전송수단을 이용해서 제조공장에 전송하는 스텝(34)과, 상기 제조공장(74)에서 전송된 프로세스 파라미터에 따른 조건으로 반도체장치의 제조하는 스텝(36)을 포함하는 반도체장치의 제조방법.
- 제1항에 있어서, 어느 프로세스 함수가 복수의 프로세스 파라미터의 함수이고, 상기 특성을 프로세스 함수로 기술하는 스텝(30)은 상기 프로세스 파라미터의 일부가 복수의 치로 각각 고정하고, 나머지 프로세스 파라미터(210, 212, 214)의 각 수치에 대해 프로세스 함수의 함수 치의 분포 범위를 구하는 나머지 프로세스 파라미터를 다양하게 변화하는 스텝과, 상기 나머지 프로세스 파라미터의 각 수치에 대해서 구해진 분포범위의 중심치를 추출하고, 상기 프로세스 함수(216, 218)로써 상기 중심치의 일렬을 결정하는 스텝을 포함하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7082821A JPH08279446A (ja) | 1995-04-07 | 1995-04-07 | 半導体装置の製造方法 |
JP95-082821 | 1995-04-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960039105A true KR960039105A (ko) | 1996-11-21 |
KR100242729B1 KR100242729B1 (ko) | 2000-02-01 |
Family
ID=13785073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960010360A KR100242729B1 (ko) | 1995-04-07 | 1996-04-06 | 수치계산에 의해 프로세스 파라미터를 결정하는 반도체 장치의 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5845105A (ko) |
JP (1) | JPH08279446A (ko) |
KR (1) | KR100242729B1 (ko) |
DE (1) | DE19605825C2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7617065B2 (en) | 2006-02-10 | 2009-11-10 | Samsung Electronics Co., Ltd. | Methodology for estimating statistical distribution characteristics of physical parameters of semiconductor device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3087675B2 (ja) * | 1997-02-06 | 2000-09-11 | 日本電気株式会社 | ポストベークシミュレーション方法 |
JP3102372B2 (ja) * | 1997-02-27 | 2000-10-23 | 日本電気株式会社 | イオン注入プロセスシミュレーション方法 |
JPH11353338A (ja) * | 1998-06-04 | 1999-12-24 | Mitsubishi Electric Corp | 集積回路のシミュレーション方法および記録媒体 |
US7020537B2 (en) * | 1999-04-13 | 2006-03-28 | Semitool, Inc. | Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece |
US6415193B1 (en) | 1999-07-08 | 2002-07-02 | Fabcentric, Inc. | Recipe editor for editing and creating process recipes with parameter-level semiconductor-manufacturing equipment |
JP2001148333A (ja) * | 1999-11-19 | 2001-05-29 | Mitsubishi Electric Corp | 物性モデルのパラメータ抽出方法及び記録媒体、並びに非線形素子の製造方法 |
JP2001297955A (ja) * | 2000-04-14 | 2001-10-26 | Toshiba Corp | シミュレーション方法、シミュレータ及びシミュレーションプログラムを記録した記録媒体 |
JP2002043429A (ja) * | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | シミュレーション方法およびシミュレーション装置 |
JP2002164530A (ja) * | 2000-11-27 | 2002-06-07 | Mitsubishi Electric Corp | 物性モデルのパラメータ抽出方法及び記録媒体、並びに非線形素子の製造方法 |
KR100967488B1 (ko) | 2007-12-24 | 2010-07-07 | 주식회사 동부하이텍 | 모스 트랜지스터의 모델링 방법 및 장치 |
TWI426576B (zh) * | 2011-08-16 | 2014-02-11 | Univ Nat Taiwan | 測量氧化層厚度的方法 |
JP5535154B2 (ja) | 2011-09-02 | 2014-07-02 | 株式会社東芝 | 基準信号発生回路 |
WO2020156769A1 (en) | 2019-01-29 | 2020-08-06 | Asml Netherlands B.V. | Method for decision making in a semiconductor manufacturing process |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4785399A (en) * | 1987-03-03 | 1988-11-15 | International Business Machines Corporation | Shaping geometric objects by cumulative translational sweeps |
JP2729130B2 (ja) * | 1992-04-16 | 1998-03-18 | 三菱電機株式会社 | 半導体装置の製造パラメタの設定方法及びその装置 |
JP2898493B2 (ja) * | 1992-11-26 | 1999-06-02 | 三菱電機株式会社 | ミリ波またはマイクロ波icのレイアウト設計方法及びレイアウト設計装置 |
JP3231916B2 (ja) * | 1993-09-22 | 2001-11-26 | 株式会社東芝 | 集積回路の自動配線方法 |
JPH07115070A (ja) * | 1993-10-15 | 1995-05-02 | Hitachi Ltd | 半導体装置の設計方法 |
US5481475A (en) * | 1993-12-10 | 1996-01-02 | International Business Machines Corporation | Method of semiconductor device representation for fast and inexpensive simulations of semiconductor device manufacturing processes |
US5621652A (en) * | 1995-03-21 | 1997-04-15 | Vlsi Technology, Inc. | System and method for verifying process models in integrated circuit process simulators |
-
1995
- 1995-04-07 JP JP7082821A patent/JPH08279446A/ja active Pending
- 1995-11-01 US US08/551,307 patent/US5845105A/en not_active Expired - Lifetime
-
1996
- 1996-02-16 DE DE19605825A patent/DE19605825C2/de not_active Expired - Lifetime
- 1996-04-06 KR KR1019960010360A patent/KR100242729B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7617065B2 (en) | 2006-02-10 | 2009-11-10 | Samsung Electronics Co., Ltd. | Methodology for estimating statistical distribution characteristics of physical parameters of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE19605825A1 (de) | 1996-10-10 |
JPH08279446A (ja) | 1996-10-22 |
KR100242729B1 (ko) | 2000-02-01 |
DE19605825C2 (de) | 2000-01-27 |
US5845105A (en) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960039105A (ko) | 수치계산에 의해 프로세스 파라미터를 결정하는 반도체장치의 제조방법 | |
Drezga et al. | Input variable selection for ANN-based short-term load forecasting | |
Carroll | Dynamics of organizational expansion in national systems of education | |
Paczuski et al. | Field theory for a model of self-organized criticality | |
LaMotte et al. | Computational Efficieucy in the Selection of Regression Variables | |
Salcedo-Sanz et al. | A hybrid Hopfield network-genetic algorithm approach for the terminal assignment problem | |
CN106779223A (zh) | 一种光伏系统发电功率实时预测方法及装置 | |
CN106446317A (zh) | 一种基于数学模型的密封式继电器贮存寿命预测方法 | |
IT1295867B1 (it) | Sistema e procedimento per fornire un supporto tecnico di un sistema elettronico tramite un bios in rete | |
Hastings et al. | Time scales, persistence and patchiness | |
John et al. | Neighbor relations within a community of epiphytic lichens and bryophytes | |
Kajiura et al. | Solving large scale puzzles with neural networks | |
CN108052755B (zh) | 基于完全随机森林的矢量空间计算强度预测方法及系统 | |
KR960703247A (ko) | 프로세스 제어방법 (process control method, in particular for large industrial plants) | |
GB2375857A (en) | Method of designing a structural element | |
Babuška et al. | Fuzzy modeling of enzymatic Penicillin-G conversion | |
ATE253750T1 (de) | Verfahren und gerät zur bearbeitung einer anfrage gemäss einer booleanregel | |
Simonton | Galton's problem, autocorrelation, and diffusion coefficients | |
CA2102944A1 (en) | Method of Evaluation of a Set of Linguistic Rules | |
GB2227339A (en) | Complex expression generator | |
Tang et al. | Kinetic roughening with power-law waiting time distribution | |
CN109670642A (zh) | 一种基于气象观测数据的雾预报方法、系统、介质及设备 | |
ANTONISSE et al. | Dynamic evaluation of imprecisely specified knowledge | |
Lim et al. | Number of cycles in evolutionary operation | |
Burt | Testing for the length of a distributed lag with a differencing transformation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131022 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 17 |
|
EXPY | Expiration of term |