JP3231916B2 - 集積回路の自動配線方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は集積回路のレイアウト設
計における自動配線方法に係り、特に、配線経路が未決
定の状態においても高精度にディレイ計算を行いながら
クロックスキューを最小化する集積回路の自動配線方
法、並びに、分岐のある一般的なクロック配線経路に対
してディレイを最小化し、且つエレクトロマイグレーシ
ョンによる断線の生じないような最適配線幅の決定方法
を含み、同時にクロックスキューを最小化する集積回路
の自動配線方法に関する。

【０００２】

【従来の技術】デジタル論理集積回路においては、フリ
ップフロップに代表される順序回路が使用されており、
位相・周期の異なる複数のクロック信号と同期をとりな
がら回路全体が動作するようになっている。クロック信
号は、チップ内部で作られたり外部から供給されたりす
るが、通常幾段かのバッファセルを介して回路ブロック
に供給され、バッファセル間及びバッファセルとフリッ
プフロップ間は、一般的にＣＡＤ技術によって自動的に
結線される。

【０００３】フリップフロップに供給されるクロック信
号の伝搬遅延時間（以下ディレイ）は、各フリップフロ
ップ毎で異なるのがふつうであり、その位相差のことを
クロックスキュー（以下スキュー）と呼んでいる。デジ
タル論理集積回路の設計でよく問題になるのは、このス
キューが大きくなりすぎて、所望のクロック周波数で回
路の同期動作をとることができなくなることである。従
って、チップ上のすべてのフリップフロップに対して、
なるべく同じタイミングでクロック信号が到着するよう
に、バッファセルの位置や配線径路を決めることが大切
である。

【０００４】この問題を解決するため、最近、チップ内
クロックスキュー低減手法が提案されている。この方法
は、２分木（バイナリツリー）型の配線構造において、
各径路分岐点の位置をそれより下流側のディレイが釣り
合うように決定している点が特徴である。しかし、この
方法におけるディレイ計算値は、Elmoreの式に基づくも
のであり、ＳＰＩＣＥのような回路シミュレータによる
計算値に対して数十［％］の誤差があることが知られて
いる。従って、大規模回路のようにクロック配線ツリー
の深さが深い場合には、このディレイ計算誤差のため
に、下流側ディレイの釣り合う街路分岐点が不正確に決
定されてしまい、スキュー最小化が不完全となる問題が
あった。

【０００５】また、チップ内ディレイを最小化するよう
にバッファセルの最適位置を決定している。このチップ
内ディレイ最小化は、複数のチップに散在するフリップ
フロップ間に生じるスキューを低減することが目的とな
っている。しかし、配線の最小線幅がどんどん狭まって
いく最近の傾向にあっては、配線抵抗の増大に伴うディ
レイ増加が大きく、バッファセルの最適位置設定だけで
は不十分になりつつある。

【０００６】配線抵抗が大きいことによりディレイ増加
を解決する方法としては、特開平２−１９４５４５、特
開昭６３−５１６５６、が提案されている。前者は、配
線幅を通常線幅の２倍以上にする方法であるが、定量的
に最適線幅を決定していないという問題がある。また、
後者は、一筆書き状の配線径路について、配線抵抗と配
線負荷容量を考慮してディレイ最小となる配線幅を決定
しているが、分岐のある径路については適用できないと
いう問題がある。

【０００７】

【発明が解決しようとする課題】従来より、確定した配
線径路に対して高精度なディレイ計算用ＣＡＤツールは
普及しているが、スキューを最小化しなければならない
クロック信号の配線処理のような場合、配線径路が未確
定の状態でディレイ計算をしなければならないため、前
記高精度ディレイ計算と連動することが難しいことか
ら、計算の比較的簡単な、ＲＣディレイの１次のモーメ
ント項によりディレイ近似が行われていた。

【０００８】しかし、このような従来の集積回路の自動
配線方法では、ディレイ計算精度の不十分さゆえに、ク
ロック配線ツリー上において、下流側ディレイの釣り合
う径路分岐点を正確に決定できない、即ち最小化が不完
全であるという問題があった。

【０００９】また上述のように、従来の集積回路の自動
配線方法では、分岐のある一般的なクロック配線径路に
対して、ディレイを最小化するように最適配線幅を決定
する方法が確立されていなかった。

【００１０】本発明は、上記問題点を解決するもので、
配線径路が未確定の状態においても高精度にディレイ計
算を行いながら、スキューを最小化する径路分岐点をよ
り厳密に決定する集積回路の自動配線方法を提供するこ
とを目的とする。

【００１１】また、本発明の他の目的は、分岐のある一
般的なクロック配線径路に対して、ディレイを最小化す
る最適配線幅の決定方法を含み、且つスキューを最小化
する集積回路の自動配線方法を提供することにある。

【００１２】更に本発明は、配線幅が細すぎることで生
じるエレクトロマイグレーションによる断線を防止する
ため、必要十分な配線幅を確保し得る集積回路の自動配
線方法を提供することも目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、バイナリ
ツリー型の配線径路構造において、隣接する分岐点間の
径路の配線幅をパラメータとする配線ディレイ関数を求
める第１の処理（ステップＳ１）と、前記各配線幅パラ
メータに対する配線ディレイ関数の偏導関数をそれぞれ
求める第２の処理（ステップＳ２）と、前記各配線幅パ
ラメータが標準配線幅以上という制約範囲において、前
記偏導関数の絶対値がそれぞれ最小となるように各配線
幅を決定する第３の処理（ステップＳ３）とを具備する
ことである。

【００１４】また、本発明の第２の特徴は、図２に示す
如く、クロック信号のバイナリツリー型配線径路のトポ
ロジー構造が予め決定されているとき、隣接する分岐点
間の径路の各配線幅を固定して、各分岐点から下流側の
ディレイが釣り合うように分岐点を決定する処理を、配
線ツリーの下位部から上位に向かって再帰的に繰り返す
ことでクロックスキューを最小化する第４の処理（ステ
ップＳ１３）と、各径路分岐点の位置を固定して、請求
項１に記載の集積回路の自動配線方法により各配線幅を
決定してディレイを最小化する第５の処理（ステップＳ
１２）と、前記第４及び第５の処理を交互に繰り返し、
該第４及び第５の処理後のディレイ変化量が許容値以内
に到達したか否かを判定する第６の処理（ステップＳ１
４）とを具備し、前記第６の処理において収束した状態
の径路をクロック配線径路として決定することである。

【００１５】また、本発明の第３の特徴は、図５に示す
如く、クロック信号の配線径路をバイナリツリー状に布
線するにあたり、径路分岐点の位置を固定し、各径路分
岐点から見た下流側アドミッタンス及び分岐点間の伝達
関数を求め、続いて各径路分岐点における信号伝搬応答
波形を計算する第７の処理（ステップＳ２２）と、各径
路分岐点での到着信号波形を固定して、該分岐点に対す
る配線ツリー上の２つの子ノード側への遅延時間をそれ
ぞれ計算し、該遅延時間が互いに等しくなるように該分
岐点の位置を決定する操作を、配線ツリーの下位側から
上位側に向かって再帰的に行ないクロックスキューを最
小化する第８の処理（ステップＳ２４）と、前記第７及
び第８の処理を交互に繰り返し、各径路分岐点の位置の
変化量が許容値以内に収束したか否かを判定する第９の
処理（ステップＳ２３）とを具備し、前記第９の処理に
おいて収束した状態の径路をクロック配線径路として決
定することである。

【００１６】また、本発明の第４の特徴は、バイナリツ
リー型の配線径路構造において、隣接する分岐点間の径
路部分（配線ツリー上の枝に相当する部分）の平均配線
幅が、配線ツリー上で該（経路部分に相当する）枝より
ひとつルートノード側の枝部分に対する平均配線幅の
０．５倍の数値と一般信号用の標準配線幅とを比べたと
きの大きい方の数値に対して、その数値以下となるよう
に配線幅が決定されていることである。

【００１７】また、本発明の第５の特徴は、請求項４に
記載の集積回路の自動配線方法において、隣接する分岐
点間の径路部分の平均配線幅Ｗが、該径路より下流側の
負荷容量Ｃ、クロック周波数Ｆ、電圧振幅Ｖ、配線厚み
ｈ、及びエレクトロマイグレーションを起こさない電流
密度の上限値Ｊに対して、 Ｗ≧２×Ｆ×Ｃ×Ｖ／（Ｊ×ｈ） を満足するように、配線幅が決定されていることであ
る。

【００１８】また、本発明の第６の特徴は、径路部分毎
に配線幅の異なるクロック配線を布設する際に、前記ク
ロック配線と該クロック配線に並行する配線との最小間
隔は、一般信号配線間における最小間隔とは別個に設定
され、前記クロック配線と該クロック配線に並行する配
線との最小間隔は、該クロック配線の単位長さあたりの
容量値が、並行配線が全くない場合の容量値に対して所
望の許容値以下の相対差となるように設定され、前記ク
ロック配線と該クロック配線に並行する配線との最小間
隔以上となるように、前記クロック信号及び隣接する他
信号の配線径路が決定されることである。

【００１９】

【作用】本発明の第１、第２、第４、第５、及び第６の
特徴の集積回路の自動配線方法では、図１及び図２に示
す如く、以下のような手順で配線を行っている。

【００２０】２分木型の配線ツリー構造において、隣接
する分岐点間の径路上の配線幅を一定とし、またツリー
上の同一深さにある枝径路の配線幅は同一の線幅をもつ
とした時、各配線幅をパラメータとして配線ディレイを
Elmore の式で表現する。

【００２１】次に、当該ディレイの各配線幅パラメータ
に対する偏導関数を求め、各配線幅パラメータが標準配
線幅以上で、かつエレクトロマイグレーション防止に関
わる許容電流密度以内とするために必要な配線幅以上、
という制約範囲において、前記偏導関数の絶対値がそれ
ぞれ最小となるよう各配線幅を決定する。

【００２２】また、スキューとディレイを共に最小化す
るため、配線幅を固定してスキュー最小となる径路分岐
点を決定する処理と径路分岐点を固定してディレイ最小
となる配線幅を決定する処理とを、交互に繰り返し、デ
ィレイが収束したときの径路をクロック配線径路の最終
解とする。

【００２３】以上のように、スキューとディレイを最小
化する配線幅最適化クロック配線処理において、配線ツ
リー上の枝径路に流れる電流密度を求め、これがエレク
トロマイグレーション防止のための上限値以内となるよ
うに当該枝径路の配線幅を決め、また、並行配線間容量
を無視できる程度にクロック配線に対するスペーシング
ルールを設定して自動配線するので、クロック配線にお
けるディレイ計算モデルを単純かつ高精度にでき、スキ
ュー最小化を容易にでき、且つディレイを最小化するこ
とができる。通常は、この方法は、極小解を求めること
に相当する。

【００２４】また、配線幅最適化処理と分岐点決定処理
を交互に繰り返すことで、複雑な問題を簡単化しながら
実用的な時間内でスキューとディレイの最小化が実現で
きる。更に、エレクトロマイグレーションを防止するよ
うに配線幅を決定できる。

【００２５】また、本発明の第３の特徴の集積回路の自
動配線方法では、図５に示す如く、以下のような手順で
配線を行っている。

【００２６】２分木型の配線ツリー構造において、分岐
点の位置を固定して各分岐点での信号波形を計算する第
７の処理（ステップＳ２２）と、各分岐点での信号波形
を固定してスキューが最小となるように分岐点の位置を
決定する第８の処理（ステップＳ２４）と、を交互に行
い、各分岐点の位置が収束するまで繰り返すようにす
る。

【００２７】第７の処理（ステップＳ２２）において
は、各分岐点からみた下流側アドミッタンスを計算して
おき、ラプラス変換を用いて各分岐点における信号伝搬
応答を配線ツリーの上位側から順次計算していく。

【００２８】また第８の処理（ステップＳ２４）では、
分岐点位置は、配線ツリーの下位側から順次再帰的な手
続きにより決定していく。各分岐点の位置は、最初、処
理対象ノードの左側子ノードと右側子ノードとを最短路
で結ぶ径路上の中間点に設定する。次に、左側子ノード
側へのディレイと右側子ノード側へのディレイとが等し
くなるような地点を前記径路上にて２分探索し、その収
束地点を分岐点位置とする。このときディレイ値は、伝
達関数を求めてラプラス変換することにより計算する。
尚、ディレイ計算の簡単化のため、アドミッタンス及び
伝達関数の計算において、例えばラプラス変数Ｓの３次
程度の項までの近似式を用いる。

【００２９】以上のように、２分木型の配線構造におい
て、分岐点位置を固定して各分岐点での信号伝播波形を
計算する処理と、各分岐点での信号波形を固定してスキ
ューが最小となるように分岐点の位置を決定する処理
と、を交互に行い、各分岐点の位置が収束するまで繰り
返すので、極めて高精度にスキュー最小化を達成でき
る。また、分岐点位置決定と信号波形算出の各処理を交
互に繰り返すことで、複雑な問題を簡単化しながら実用
的な時間内でスキュー最小径路を得ることができる。

【００３０】

【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。

【００３１】（第１の実施例）図２に本発明の第１の実
施例に係る集積回路の自動配線方法の概略フローチャー
トを示す。

【００３２】以下では、説明の分かり易さを考慮して、
最初に完全対称な径路における配線幅決定方法を述べ、
次に一般的な径路における配線幅決定方法を述べ、最後
に再び図２に戻って実際のクロック信号の配線処理フロ
ーを述べる。

【００３３】（Ａ）完全対称な径路の配線幅最適化 完全対称な径路とは、図３に示されるようなＨ字型径路
を再帰的に繰り返す形状を指す。図３において、ＤＣ１
はドライバーセル、Ｐ１，Ｐ１１，Ｐ１２，Ｐ２１，Ｐ
２２，Ｐ２３，及びＰ２４は分岐点である。

【００３４】配線幅は、隣接する分岐点間径路上で一定
とする。理想としては、配線幅を径路上の任意の地点で
異なるように考えるほうが良いが、それでは計算をいた
ずらに複雑にするだけであるので、ここでは前記の仮定
をして近似最適解を求める。また、分岐点間径路におい
てＨツリー（H tree）上の同一深さにある枝に対応する
ものは、同一の線幅を持つものとする。これは、Ｈツリ
ーの各リーフノード（leaf node ）までのディレイを揃
えるため、即ちクロックスキューを最小化するための仮
定である。

【００３５】この時、このＨツリーを駆動しているドラ
イバーセルＤＣ１の出力端子からツリーのリーフノード
までのディレイＴは、Elmoreの式により次のように表さ
れる。但し、定係数部分は省略してある。

【００３６】

【数１】 Ｃ(i) ＝２×（Ｃ(i+1) ＋ｃ_i+1 ×ｌ_i+1 ） （２） ｌ2 _j-1 ＝2 _j ＝Ｄ×（１／２）^j+1 （３） ｒi ：Ｈツリー上でルートからの深さがｉである枝径路
の単位長あたりの抵抗 ｃi ：Ｈツリー上でルートからの深さがｉである枝径路
の単位長あたりの容量 ｌi ：Ｈツリー上でルートからの深さがｉである枝径路
の配線長 Ｃ(i) ：Ｈツリー上でルートからの深さがｉである枝径
路より下流の容量和 Ｒon：ドライバーセルＣＤ１のオン抵抗 Ｄ：ツリー配線の対象となる正方形領域の一辺の長さ ｎ：ルートからリーフまでの最長経路上の分岐点の数 尚、リーフノードには、通常、被駆動セルの入力端子容
量がつくが、配線容量に比べて小さいので、Ｃ(n) ＝０
とみなす。

【００３７】今、配線の厚みと層間絶縁膜厚が一定で、
隣接する並行配線間の容量が小さい（そのように充分な
スペーシングルールをとる）とすると、深さｉにおける
単位長あたりの配線抵抗及び容量は、 ｒi ＝ρ／ｗi ，ρ：抵抗に関する
定数 ｃi ＝ζ×（ｗi ＋ｆ） ，ζ：容量に関する
定数 と表される。ここに、ｗi は深さｉの配線幅とし、ｆは
フリンジ効果を表す。

【００３８】この式を（１）式に代入すると、ディレイ
Ｔは配線幅ｗi （ｉ＝１，２，…，ｎ）の関数となる。
従って、連続微分可能な関数の場合、最小値は極小値か
定義域の境界上に必ず存在するので、ディレイＴを最小
とする各配線幅ｗi を求めるには、ディレイＴの配線幅
ｗi に対する偏微分を求め、それらの連立方程式がゼロ
となる解を求めれば良い。

【００３９】この偏微分は、次のようになる。

【００４０】

【数２】 よって、Ｇi ＝０（ｉ＝１，２，…，ｎ）という連立方
程式の解を求めれば良いのだが、Ｇi ＝０とならない場
合や、その解ｗi が標準線幅ｓより小さくなる場合もあ
りうる。しかし、容量Ｃ(i) が配線幅ｗi の一次関数で
あることから、Ｇi は、 Ｇi ＝−Ａ１×（ｗi ＋Ａ２）／ｗi ² ＋Ａ３ （５） Ａ１，Ａ２，Ａ３：ｗj （ｊ≠ｉ）の関数で正値と表さ
れ、しかも、 Ｇi ’＝Ａ１×（１／ｗi ² ＋２×Ａ２／ｗi ³ ）＞０ （６） 即ち、Ｇi は配線幅ｗi に対して単調増加関数になって
いるので、Ｇi ＝０となる解ｗi は高々ひとつしかな
い。意味のある解が得られるのは、ｗi ＝ｓの時にＧi
≦０となる場合であり、逆に、ｗi ＝ｓのときにＧi ＞
０となる場合は、ｗi ≧ｓでＧi ＝０となる解が存在せ
ず、ディレイＴが単調増加となるので、ディレイＴの最
小値はｗi ＝ｓの時となる。

【００４１】更に、配線幅ｗi は、標準線幅以上という
制約以外にエレクトロマイグレーションを起こさないた
めの制約条件を満足する必要がある。この制約条件は、 Ｆ：クロック周波数 Ｖ：電圧振幅 ｈ：配線厚み Ｊ：エレクトロマイグレーションを起こさない電流密度
の上限値という記号を使うと、 電流密度のワースト値＝２×Ｆ×Ｃ(i) ×Ｖ／（ｗi ×
ｈ）≦Ｊ （７） と表される。これを配線幅の制約に直すと、 ｗi ≧２×Ｆ×Ｃ(i) ×Ｖ／（Ｊ×ｈ） （８） である。従って、配線幅ｗi は、不等式（８）の右辺値
と標準線幅ｓの双方に対して大きいか等しくなければな
らない。

【００４２】これらのことから、ディレイＴの最小値を
求める問題は、厳密には次のように定式化される。

【００４３】

【数３】 minimize｜ Ｇi ｜ for all i subject to ｗi ≧max （ｓ，２×Ｆ×Ｃ(i) ×Ｖ／
（Ｊ×ｈ）） （９） 次に、この問題の解を具体例をあげて説明する。今、ｎ
＝３，ｆ＝ｓ，ｓＲon／ρＤ＝０．０５３７、とする
と、上記問題の解は、 ｗ1 ＝４．６５×ｓ， ｗ2 ＝１．４×ｓ， ｗ3 ＝ｓ （１０） となる。このときのＴは、 Ｔ＝０．６９３×ρζＤ² （１１） となる。

【００４４】ちなみに、配線幅ｗi が一定という条件、
即ち、ｗ1 ＝ｗ2 ＝ｗ3 の時のＴの最小値は、 Ｔ＝０．９７×ρζＤ² （１２） となるので、本実施例のように分岐点間を結ぶ枝配線径
路毎に配線幅を決定した方が、ディレイをより小さくで
きることになる。上記問題例の解によるディレイＴは
（１２）式と比較して、配線幅ｗi が一定の時よりも約
３０［％］小さくなる。

【００４５】（Ｂ）一般的な径路における配線幅決定方
法 一般的な２分木型径路は非対称な径路であるが、この場
合の最適配線幅の決定も前述の方法にならって行うこと
ができる。但し、ここでも配線幅は隣接する分岐点間径
路上で一定とし、また、分岐点間径路においてツリー上
の同一深さにある枝に対応するものは、同一の線幅を持
つものとする。

【００４６】図４に示すように、ツリーを駆動している
ドライバーセルＤＣ２の出力端子からツリーのリーフノ
ードまでのディレイは、ツリーが非対称形であるのでリ
ーフノード毎に異なる。そこで、ディレイ最小とするに
は、最大のディレイをもつ径路パスを見つけ、そのパス
ディレイを最小化するように配線幅の決定をする。

【００４７】今、そのディレイを、Ｔmax とすると、Ｔ
max は、前述と同様にして Ｔmax ＝Ｔmax （ｗ1 ，ｗ2 ，…，ｗn ） （１３） のようにｗi の関数となる。よって、Ｔmax の最小値を
求める問題は、前述と同様にして以下のように定式化さ
れる。

【００４８】

【数４】 minimize ｜∂Ｔmax ／∂ｗi ｜ for all i subject to ｗi ≧max （Ｓ，２×Ｆ×Ｃ(i) ×Ｖ／
（Ｊ×ｈ）） （１４）

【００４９】この解の求める方法については、上述の
（Ａ）の場合と同じである。尚、もしも図４のように径
路ツリーの最初の分岐点からドライバーセルＤＣ２まで
長い径路が存在する場合は、この部分の配線幅をＷo と
して上記と同様にＴmax の計算式を求め、上記の定式化
をそのまま利用して最適配線幅を計算することができ
る。

【００５０】（Ｃ）クロック配線処理フロー 以下では、実際のクロック配線をするための処理フロー
について説明する。

【００５１】クロック配線では、スキューを小さくする
ように径路分岐点を決定するが、その際には配線幅がわ
かっている必要があり、また、ディレイを小さくするよ
うに配線幅を決定するためには径路分岐点が分かってい
る必要がある。このことから、スキュー及びディレイの
最小となる径路分岐点と配線幅を同時に決定することは
難しい。そこで、一方を固定して他方を最適化する処理
を繰り返し、ディレイが収束したときの径路を採用す
る。

【００５２】図２は、この処理を示すフローチャートで
ある。ただし、径路のトポロジー（ツリー構造）は、予
め別の方法により決定されているとする。

【００５３】先ず、ステップＳ１１において、対称径路
と仮定したときの径路分岐点を求める。これは、配線径
路の初期解を意味する。例えば、素子の位置を分割され
た領域の中心点で近似して、それに対して対称配線径路
を決定することにより径路分岐点が求まる。

【００５４】次のステップＳ１２では、径路分岐点の位
置を固定して配線幅を最適化する。これには、前述の最
適化方法を用いる。

【００５５】ステップＳ１３では、径路ツリーの各枝の
配線幅をステップＳ１２で決定した値に固定して、スキ
ュー最小となるように径路分岐点を求め直す。つまり、
配線幅が変わった場合、その径路分岐点毎にリーフ側を
見たときの負荷に差異があり、ディレイについて変動が
生じるので必ず径路分岐点を見直す必要がある。この方
法については、特許出願番号ＰＨ３−１３７８５１の
（Elmoreの式に基づく）手法を基本とする。

【００５６】次のステップＳ１４の判定処理では、配線
幅の変化分が許容誤差範囲内にあり、且つ最大パスディ
レイの変化分も許容誤差範囲内にあるか、という収束判
定を行う。収束していなければステップＳ１２の処理に
戻り、収束していれば処理を終了する。

【００５７】尚、初期解としては、別の方法で設定する
ことも可能である。たとえば、最初に配線幅を初期設定
して、その条件でスキュー最小の径路分岐点を求め、こ
れを初期解としても良い。その場合、実用的な緒元で
は、 max(ｓ，２×Ｆ×Ｃ(i) ×Ｖ／（Ｊ×ｈ））≦ｗi ≦ma
x （ｓ，ｗi-1 ／２） （１５） であることを利用し、配線幅を適宜設定すれば良い。

【００５８】右側の不等式は、対称径路の場合のディレ
イ最小条件であるＧi ＝０を変形した式

【数５】 及び、Ｃ(i) ／ζ≫ｆ×ｌi ／２，Ｃ(i-1) ≒２×Ｃ
(i) より、 ｗi ／ｗi-1 ≒０．５ （１７） となることに基づくものである。

【００５９】尚、以上の説明においては、隣接する並行
配線間の容量が小さい、即ち、そのように充分なスペー
シングルールをとる、と仮定したが、こうした条件にす
るには以下のようにする。

【００６０】今、配線容量ｃを配線幅ｗとスペーシング
間隔ｄの関数としてｃ（ｗ，ｄ）と表すと、隣接並行配
線による容量効果分が許容誤差εの範囲内にあればよい
ので、ｗ≧ｓにおいて、 ｃ（ｗ，ｄ）−ｃ（ｗ，∞）≦ε×ｃ（ｗ，∞） （１８） という不等式で成り立つようにｄを決めればよい。関数
ｃ（ｗ，ｄ）については、例えば、T.Sakuraiand T.Tam
uru, "Simple formulas for tow- and three-dimension
al capacitances", IEEE Trans. on Electoron Device
s, vol.ED-30, pp.183-185, 1983 に記載されている数
式を用いればよい。

【００６１】実用上は、許容誤差εを５〜１０［％］程
度にとればよいので、そのためには、クロック配線と隣
接する配線との間に配線トラック１本程度の間隔があれ
ば十分である。すなわち、ｄがｓの２，３倍程度であれ
ばよい。

【００６２】以上詳述したように本実施例の集積回路の
自動配線方法によれば、ゼロに近いスキュー値、及び最
小のディレイ値を持つようなクロック配線径路を得るこ
とができる。特に、ディレイについては、同一ネット内
で単一の配線幅を使用してディレイを最小化する場合に
比べて、配線によるディレイを２０〜３０［％］程度削
減することができる。また、エレクトロマイグレーショ
ンを防止するように配線幅を設定することができる。

【００６３】更に、クロック配線と他信号とのスペーシ
ングルールを、並行配線間容量が無視できるように設定
し、他方、一般信号配線間のスペーシングルールは従来
通りとすることにより、全体の結線率をあまり低下させ
ることなく、クロック配線で用いる配線容量モデルを単
純かつ高精度にでき、結果として、スキュー最小化配線
径路決定をより正確に行うことができる。

【００６４】（第２の実施例）図５に本発明の第２の実
施例に係る集積回路の自動配線方法の概略フローチャー
トを示す。

【００６５】以下では、スキュー最小化のためのクロッ
ク信号配線方法について説明する。但し、ここでは、ド
ライバーセルから次段のドライバーセルまたはフリップ
フロップまでのクロック配線径路を対象とし、該配線径
路はドライバーセルをルートノードとした２分木型径路
であるとする。また、径路のトポロジー（ツリー構造）
は、予め別の方法により決定されているとしクロック信
号が到達する以前の各分岐点上の電圧値はゼロであると
仮定する。

【００６６】この時、本処理の目的は、ツリー末端にあ
る次段ドライバーセルまたはフリップフロップでの信号
立ち上がり時間を均一にすることである。

【００６７】全体処理フローにおいては、分岐点の位置
を固定して各分岐点での信号波形を計算する処理（ステ
ップＳ２２）と、各分岐点での信号波形を固定してスキ
ューが最小となるように分岐点の位置を決定する処理
（ステップＳ２４）と、を交互に行い、各分岐点の位置
が収束するまで繰り返す（ステップＳ２３）ようにす
る。このようにすることで、分岐点位置と信号波形の計
算を同時に行うことの困難さを回避し、処理の単純化を
もたらすことができる。尚、各分岐点での信号波形は、
図８に示すようなランプ（Ramp）波形に近似する。

【００６８】以下、図５のフローチャートに従って全体
処理を説明する。

【００６９】先ず、ステップＳ２１において、Elmoreの
ディレイ計算式に基づくディレイバランス点を配線径路
の分岐点位置として決定する。この処理は、径路分岐点
の初期値を設定するものであり、具体的な処理手順は特
願平３−１３７８５１と同様である。

【００７０】次のステップＳ２２では、径路分岐点の位
置を固定して各径路分岐点での信号波形を求める。信号
波形としてはランプ波形を仮定するので、信号波形を求
めることは立ち上がり時間を求めることに相当する。
尚、この処理については後で詳しく述べる。

【００７１】ステップＳ２３では、各分岐点の位置が収
束したかを調べ、収束していれば全処理を終了し、収束
していなければステップＳ２４以降の処理を続行する。
収束判定については、ステップＳ２２からステップＳ２
４までの処理ループ１回毎の各分岐点の位置（或いは、
立ち上がり時間で代用しても良い）の変化量が予め指定
された数値以下であるかどうかで判断する。

【００７２】次のステップＳ２４では、径路分岐点の位
置をスキュー最小となるように決定する。この処理は、
配線ツリーの下位から上位に向かってボトムアップを行
い、ディレイ計算には Elmore の式よりも高精度なもの
を用いる。また、処理中の各径路分岐点における入力信
号波形は、ステップＳ２２で求めたものを使用する。こ
の処理が終了したら、ステップＳ２２へ戻る。尚、この
処理についても後で詳しく述べる。次に、ステップＳ２
２の詳細な処理手順について、図６に示すフローチャー
トに基づき説明する。

【００７３】先ず、ステップＳ３１では、各分岐点から
見た下流側アドミッタンスをそれぞれ計算する。アドミ
ッタンス計算では、以下のようにしてラプラス変数Ｓの
３次の項までで近似する。

【００７４】（Ａ）容量素子との直列接続 図９（ａ）のように、下流側アドミッタンスＹd と容量
Ｃが直列接続されている場合、合成アドミッタンスＹu
は、 Ｙu ＝Ｃ×Ｓ＋Ｙd （１９） で与えられる。

【００７５】（Ｂ）抵抗素子との直列接続 図９（ｂ）のように、下流側アドミッタンスＹd と抵抗
Ｒが直列接続されている場合、合成アドミッタンスＹu
は、 Ｙu ＝１／（Ｒ＋１／Ｙd ） （２０） で与えられる。

【００７６】ここで、

【数６】 と展開すると、Ｓの各次数毎の係数を比較して、 ｙu1＝ｙd1 ｙu2＝ｙd2−Ｒ×ｙd1² ｙu3＝ｙd3−２×Ｒ×ｙd2×ｙd1−Ｒ² ×ｙd1³ （２２） が得られる。

【００７７】（Ｃ）配線との直列接続配線には、寄生容
量Ｃと寄生抵抗Ｒが均一に分布していると仮定して、こ
れを図９（ｃ）のようにπ型回路と等価であると考える
と、前述したアドミッタンス合成方法を繰り返すこと
で、合成アドミッタンスＹu の係数は、 ｙu1＝ｙd1＋Ｃ ｙu2＝ｙd2−Ｒ×（ｙd1² −Ｃ×ｙd1＋Ｃ² ／４） ｙu3＝ｙd3−Ｒ×（２×ｙd1＋Ｃ）×ｙd2 ＋Ｒ² ×（ｙd1−Ｃ／２）³ （２３） で与えられる。

【００７８】（Ｄ）並列接続 図９（ｄ）のように、２つの下流側アドミッタンスＹd
L，ＹdRが並列接続されている場合、合成アドミッタン
スＹu は、 Ｙu ＝ＹdL＋ＹdR （２４） で与えられる。

【００７９】このステップＳ３１の処理は、配線ツリー
の下位から上位に向かってボトムアップに繰り返され、
各分岐点における下流側アドミッタンスを再帰的に計算
することができる。

【００８０】続くステップＳ３２では、各径路分岐点で
の信号波形を計算する。この処理は、配線ツリーの上位
から下位に向かってトップダウンに繰り返され、各分岐
点における信号波形を再帰的に計算することができる。
尚、ドライバーセルは抵抗素子に置き換えて考えるが、
該抵抗素子の入力波形は予め与えられているとする。ス
テップＳ３２の再帰的な処理は、具体的には以下のよう
にして行われる。

【００８１】（ｃａｓｅ１）入力波形がステップ波形の
時 今、図１０のように長さＬの配線径路の下流にアドミッ
タンスＹd の素子が直列接続されているとして、該配線
径路の入力端にステップ電圧波形Ｖin(t) が入力される
ときのアドミッタンスＹd の素子に加わる電圧信号Ｖou
t (t) の応答を求める。

【００８２】Ｖin(t) ，Ｖout (t) のラプラス変換をそ
れぞれＶin(S) ，Ｖout (S) とすると、伝達関数Ｈ(S)
は、

【数７】 Ｈ(S) ＝Ｖout (S) ／Ｖin(S) ＝１／（１＋ｒ×Ｌ×（Ｙd ＋ｃ×Ｌ×Ｓ／２）） （２５） となる。ここに、ｒ，ｃはそれぞれ単位長さ当たりの配
線抵抗、配線容量とする。

【００８３】さて、

【数８】 と展開し、Ｈ（Ｓ）をＳの３次の項までで近似する、即
ち、

【数９】 Ｈ（Ｓ）＝（１＋ｂ×Ｓ）／（１＋ａ1 ×Ｓ＋ａ2 ×Ｓ² ） （２７） と近似すると、Ｓのテイラー展開で係数比較して、 ｂ ＝−ｙd3／ｙd2 ａ1 ＝ｒ×ｃ×Ｌ² ／２＋ｙd1×ｒ×Ｌ−ｙd3／ｙd2 ａ2 ＝ｒ×Ｌ×（−ｃ×Ｌ×ｙd3／（２×ｙd2） ＋ｙd2−ｙd1×ｙd3／ｙd2） （２８） が得られる。ここで、１＋ａ1 ×Ｓ＋ａ2 ×Ｓ² ＝０の
解を、Ｓ＝−λ1 ，−λ2 とすると、伝達関数Ｈ（Ｓ）
は、

【数１０】 Ｈ（Ｓ）＝μ1 ×λ1 ／（Ｓ＋λ1 ）＋μ2 ×λ2 ／（Ｓ＋λ2 ） （２９） のように部分分数に展開できる。このとき、 λ1 ＋λ2 ＝ａ1 ／ａ2 λ1 ×λ2 ＝１／ａ2 μ1 ＋μ2 ＝１ μ1 ×λ1 ＋μ2 ×λ2 ＝ｂ／ａ2 （３０） が成り立つ。

【００８４】ステップ電圧波形Ｖin(t) のラプラス変換
は、Ｖin(s) ＝１／Ｓであるから、

【数１１】 Ｖout (S) ＝Ｈ（Ｓ）／Ｓ ＝（μ1 ＋μ2 ）／Ｓ−μ1 ／（Ｓ＋λ1 ）−μ2 ／（Ｓ＋λ2 ） （３１） 即ち、 Ｖout (t) ＝μ1 ×（１−ｅｘｐ（−λ1 ×ｔ）） ＋μ2 ×（１−ｅｘｐ（−λ2 ×ｔ）） （３２） となる。但し、電圧は１で規格化している。

【００８５】ここで、ＴE ＝ａ1 −ｂ、ｔ＝ＴE ＋△ｔ
とおいて、エクスポネンシャルの項を△ｔの２次の項ま
でで近似すると、 Ｖout (t) ＝γ＋β×△ｔ−α×△ｔ² ／２ γ＝μ1 ×（１−ｅｘｐ（−λ1 ×ＴE ）） ＋μ2 ×（１−ｅｘｐ（−λ2 ×ＴE ）） β＝μ1 ×λ1 ×ｅｘｐ（−λ1 ×ＴE ） ＋μ2 ×λ2 ×ｅｘｐ（−λ2 ×ＴE ） α＝μ1 ×λ1 ² ×ｅｘｐ（−λ1 ×ＴE ） ＋μ2 ×λ2 ² ×ｅｘｐ（−λ2 ×ＴE ） （３３） となる。

【００８６】従って、出力電圧値が５０［％］となる時
刻、ｔd ＝ＴE ＋△ｔd は、 γ＋β×△ｔ−α×△ｔ² ／２＝０．５ （３４） の解のうち小さい方の解△ｔd 、すなわち、

【数１２】 △ｔd ＝｛β−（β² ＋α×（２×γ−１））^1/2 ｝／α （３５） を求めることで得られる。また、この時刻における微分
係数は、β−α×△ｔdとなるので、出力電圧の立ち上
がり時間τd は、 τd ＝１／（β−α×△ｔd ） （３６） と近似できる。

【００８７】尚、ｙd2＝ｙd3＝０の時（ Elmore の式を
使用した場合）には、 ａ2 ＝ｂ＝０ ａ1 ＝ｒ×Ｌ×（ｙd1＋ｃ×Ｌ／２） Ｖout (t) ＝１−ｅｘｐ（−ｔ／ａ1 ） （３７） となるので、出力電圧値が５０［％］となる時刻、即ち
ディレイｔd は、 Ｔd ＝ａ1 ×１ｏｇ２ （３８） となり、出力電圧の立ち上がり時間τd は、 τd ＝２×ａ1 （３９） となる。

【００８８】（ｃａｓｅ２）入力波形がランプ波形の時 前記（ｃａｓｅ１）と同一の接続状態において、入力電
圧波形Ｖin(t) がランプ波形の時の、アドミッタンスＹ
d の素子に加わる電圧信号Ｖout (t) の応答を求める。

【００８９】Ｖin(t) ，Ｖout (t) のラプラス変換をそ
れぞれＶin(S) ，Ｖout (S) とし、伝達関数をＨ(S) と
すると、Ｈ(S) は前記（ｃａｓｅ１）と同様にして、係
数ｂ，ａ1 ，ａ2 によって定義づけられる。ここで、入
力電圧波形Ｖin(t) をステップ波形の合成、即ち、

【数１３】 ｕ（ｔ）：ステップ関数 ｎ：波形の分割数 τ：入力波形の立ち上がり時間 とすると、

【数１４】 となる。よって、Ｈ（Ｓ）／Ｓの逆ラプラス変換、即
ち、前述のステップ波形入力に対する応答（ｃａｓｅ
１）をＶo （ｔ）と表すと、 Ｖo （ｔ）＝μ1 ×（１−ｅｘｐ（−λ1 ×ｔ）） ＋μ2 ×（１−ｅｘｐ（−λ2 ×ｔ）） （４２） であり、これを用いて、

【数１５】 が得られる。更に、前述の場合と同様にして

【数１６】 Ｖo （ｔ）＝γ＋β×（ｔ−ＴE ）−α×（ｔ−ＴE ）² ／２ （４３） ＴE ＝ａ1 −ｂ （４４） と近似すると、

【数１７】 Ｖout (t) ＝ｑ0 ＋ｑ1 ×（ｔ−ＴE ）−ｑ2 ×（ｔ−ＴE ）² ／２ ｑ0 ＝（ｎ＋１）×α／２ ｑ1 ＝（ｎ＋１）×（β／２−α×τ×（１−１／ｎ）／３） ｑ2 ＝（ｎ＋１）×γ／２−（ｎ＋１）×（１−１／ｎ）×τ ×（β／３＋（３−２／ｎ）×α×τ／２４） （４５） となる。

【００９０】従って、出力電圧値が５０［％］となる時
刻ｔd は、 Ｖout (t) ＝０．５ の解のうち小さい方の解ｔd 、即ち

【数１８】 ｔd ＝ＴE ＋｛ｑ1 −（ｑ1 ² ＋ｑ2 ×（２×ｑ0 −１）^1/2 ｝／ｑ2 （４６） を求めることで得られる。また、この時刻における微分
係数は、 ｑ1 −ｑ2 ×（ｔd −ＴE ） となるので、出力電圧の立ち上がり時間τd は、 τd ＝１／（ｑ1 −ｑ2 ×（ｔd −ＴE ） （４７） と近似できる。尚、この出力電圧立ち上がり時間は、下
流側での応答を計算する時の入力波形の立ち上がり時間
として使用するので、再帰的に各径路分岐点の応答を計
算していくことができる。

【００９１】更に、より厳密に信号応答を求めるには、
配線ツリーのルートノードから現在の処理対象ノードま
での伝達関数を合成して計算してもよい。即ち、ルート
ノードから処理対象ノードの親ノードまでの伝達関数を
前述のＨ_R （Ｓ）とし、処理対象ノードの親ノードから
処理対象ノードまでの伝達関数を前述のＨ（Ｓ）とする
と、全体の伝達関数は、Ｈ_R （Ｓ）・Ｈ（Ｓ）となる。
これをＳの３次の項まで近似、即ち、分母がＳの２次式
で分子がＳの１次式となるような分数式で表現すれば、
上記と全く同様の計算を用いて、より正確な出力電圧応
答を求めることができる。尚、この伝達関数の合成は、
配線ツリーの上位から下位に向けて再帰的に処理すれば
容易に行うことができる。

【００９２】次に、配線径路分岐点の決定方法、即ち、
図５におけるステップＳ２４の詳細処理手順を図７に示
すフローチャートを用いて説明する。この処理は、配線
ツリーのルートノード側から再帰的手続きによって行わ
れ、各径路分岐点はツリーの下位側からボトムアップに
決定される（いわゆる深さ優先探索）。

【００９３】先ず、ステップＳ４１では、配線ツリーの
ルートノード、即ちドライバーセルの出力端子を処理対
象ノードとして設定する。

【００９４】次のステップＳ４２の判定処理では、処理
対象ノードがリーフノードかどうかを調べる。もしリー
フノードであればステップＳ４３へ進み、そうでなけれ
ばステップＳ４４へ進む。

【００９５】ステップＳ４３では、リーフノードに対応
する入力端子の容量ｃg に対してｃg ×Ｓを下流側アド
ミッタンスとして設定し、伝達関数は１として設定す
る。このあとステップＳ５０へ進む。

【００９６】ステップＳ４４の判定処理では、処理対象
ノードの左側子ノードが未処理かどうかを調べ、未処理
であればステップＳ４５へ進み、そうでなければステッ
プＳ４６へ進む。

【００９７】ステップＳ４６の判定処理では、処理対象
ノードの右側子ノードが未処理かどうかを調べ、未処理
であればステップＳ４７へ進み、そうでなければステッ
プＳ４８へ進む。

【００９８】ステップＳ４７の処理では、処理対象ノー
ドの右側子ノードを新たな処理対象ノードとして設定
し、ステップ４２の処理に戻る。

【００９９】ステップＳ４８の処理では、処理対象ノー
ドに対応した分岐点位置を決定する。この分岐点は、処
理対象ノードの左側子ノードと右側子ノードとを最短路
で結ぶ径路上にとり、スキューが最小となるように決定
する。この処理の詳細は、後で詳しく述べる。

【０１００】続くステップＳ４９の処理では、ステップ
Ｓ４８で決定した分岐点より下流側のアドミッタンス、
及び当該分岐点とひとつの子孫リーフノードまでの伝達
関数、を計算する。

【０１０１】次のステップＳ５０の判定処理では、処理
対象ノードがルートノードかどうかを調べ、もしルート
ノードであれば処理ループを抜け出し、そうでなければ
ステップＳ５１へ進む。

【０１０２】ステップＳ５１では、処理対象ノードの親
ノードを新たな処理対象ノードに設定し、ステップＳ４
２以降の処理を繰り返す。

【０１０３】上記ステップＳ４８での分岐点位置の決定
方法は、以下のようにする。

【０１０４】分岐点位置は、最初、処理対象ノードの左
側子ノードと右側子のー度とを最短路で結ぶ径路上の中
間点に設定する。次に、左側子ノード側へのディレイと
右側子ノード側へのディレイとが等しくなるような地点
を前記径路上にて２分探索し、その収束地点を分岐点位
置とする。

【０１０５】この２分探索において、仮決定された分岐
点から下流側へのディレイは、次のようにして計算す
る。

【０１０６】今、左側子ノードの電圧に対する。下流側
のひとつの子孫リーフノードの電圧の比、言い換えれ
ば、左側子ノードから見た下流側伝達関数が、

【数１９】 Ｈd （Ｓ）＝（１＋ｂd ×Ｓ）／（１＋ａd1×Ｓ＋ａd2×Ｓ² ） （４８） のようにＳの３次の項まで近似されているとすると、現
在の処理対象ノードから見た下流側伝達関数は、当該処
理対象ノードに対応する分岐点位置から左側子ノードに
対応する分岐点位置までの径路長をＬとして、

【数２０】 Ｈ（Ｓ）＝Ｈd （Ｓ）／（１＋ｒ×Ｌ×（Ｙd ＋ｃ×Ｌ×Ｓ／２）） （４９） となる。ここに、Ｙd は、左側子ノードから見た下流側
アドミッタンスである。Ｈ（Ｓ）も同様にしてＳの３次
の項まで近似して、

【数２１】 Ｈ（Ｓ）＝（１＋ｂu ×Ｓ）／（１＋ａu1×Ｓ＋ａu2×Ｓ² ） （５０） と表すと、上式と係数比較することにより ｂu ＝ｂd −Ｐ3 ／（Ｐ2 −ｂd ×Ｐ1 ） ａu1＝ｂd −Ｐ3 ／（Ｐ2 −ｂd ×Ｐ1 ）＋Ｐ1 ａu2＝Ｐ2 −Ｐ1 ×Ｐ3 ／（Ｐ2 −ｂd ×Ｐ1 ） （５１） が得られる。ここに、

【数２２】 Ｐ1 ＝ａd1−ｂd ＋ｒ×Ｌ×（ｙd1＋Ｃ×Ｌ／２） Ｐ2 ＝ａd2−ａd1×ｒ×Ｌ×（ｙd1＋Ｃ×Ｌ／２）＋ｒ×Ｌ×ｙd2 Ｐ3 ＝ａd2×ｒ×Ｌ×（ｙd1＋Ｃ×Ｌ／２） ＋ａd1×ｒ×Ｌ×ｙd2 ＋ｒ×Ｌ×ｙd3 Ｙd ＝Σｙd _i ×Ｓⁱ （５２） である。

【０１０７】このようにして伝達関数Ｈ（Ｓ）は、下流
側アドミッタンスＹd 及び長さＬをもとに計算すること
ができ、更に、図６におけるステップＳ３２で用いた計
算方法を使うことにより、処理対象ノードからリーフノ
ードまでのディレイを計算することができる。この時、
処理対象ノードにおける入力波形の立ち上がり時間は、
図５におけるステップＳ２２の処理で求めた数値を近似
値として使用する。

【０１０８】同様にして、処理対象ノードから右側子ノ
ード側へのディレイも計算することができ、それぞれの
ディレイが等しくなるように分岐点位置を決定する。

【０１０９】この処理は再帰的に繰り返され、最終的に
スキューをほとんどゼロにすることができる。但し、再
帰処理において、当該分岐点とその子孫リーフノードま
での伝達関数は、右側子ノード側の伝達関数Ｈd （Ｓ）
または右側子ノード側の伝達関数Ｈd （Ｓ）のどちらか
一方を選択して計算する。尚、この処理は、ステップＳ
４９にて行われる。

【０１１０】以上、本実施例による集積回路の自動配線
方法を詳述したが、より精度を向上させるためにアドミ
ッタンスと伝達関数をラプラス変数Ｓの４次以上の項ま
で展開近似することも可能である。この場合において
も、処理フローは前述のままでよいことは明らかであろ
う。

【０１１１】また、本実施例のスキュー最小化配線方法
を階層的なツリー配線構造に対して拡張適用することも
容易であり、その場合は、特許出願番号ＰＨ３−１３７
８５１と同様の繰り返しで対応できる。

【０１１２】以上詳述したように本実施例によれば、ゼ
ロに限りなく近いスキュー値となるような配線径路を、
極めて高精度に、かつ実用的な時間内で、求めることが
できる。その結果、非常に高速な動作を要求される高性
能ＬＳＩを、容易に自動設計できるようになる。

【０１１３】

【発明の効果】以上説明したように、本発明によれば、
スキューとディレイを最小化する配線幅最適化クロック
配線処理において、配線ツリー上の枝径路に流れる電流
密度を求め、これがエレクトロマイグレーション防止の
ための上限値以内となるように当該枝径路の配線幅を決
め、また、並行配線間容量を無視できる程度にクロック
配線に対するスペーシングルールを設定して自動配線す
ることとしたので、クロック配線におけるディレイ計算
モデルを単純かつ高精度にでき、スキュー最小化を容易
にでき、且つディレイを最小化し得る集積回路の自動配
線方法を提供することができる。

【０１１４】また、配線幅最適化処理と分岐点決定処理
を交互に繰り返すことで、複雑な問題を簡単化しながら
実用的な時間内でスキューとディレイの最小化が実現で
き、更に、エレクトロマイグレーションを防止するよう
に配線幅を決定し得る集積回路の自動配線方法を提供す
ることができる。

【０１１５】また本発明によれば、２分木型の配線構造
において、分岐点位置を固定して各分岐点での信号伝播
波形を計算する処理と、各分岐点での信号波形を固定し
てスキューが最小となるように分岐点の位置を決定する
処理と、を交互に行い、各分岐点の位置が収束するまで
繰り返すこととしたので、極めて高精度にスキュー最小
化を達成でき、また、分岐点位置決定と信号波形算出の
各処理を交互に繰り返すことで、複雑な問題を簡単化し
ながら実用的な時間内でスキュー最小径路を得ることの
可能な集積回路の自動配線方法を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】第１の実施例に係る集積回路の自動配線方法の
概略フローチャートである。

【図３】完全対称な配線経路（Ｈツリー）を使用した集
積回路の配線構造を示すレイアウト図。

【図４】一般的な配線経路を使用した集積回路の配線構
造を示すレイアウト図である。

【図５】第２の実施例に係る集積回路の自動配線方法の
概略フローチャートである。

【図６】第２の実施例の第２ステップ（経路分岐点位置
を固定して各分岐点の到達信号波形を求めるステップ）
の詳細フローチャートである。

【図７】第２の実施例の第４ステップ（経路分岐点の到
達信号波形を固定してスキュー最小の経路分岐点を求め
るステップ）の詳細フローチャートである。

【図８】第２の実施例において使用する信号波形モデル
を説明する信号波形図である。

【図９】図９（ａ）〜（ｄ）は、第２の実施例において
合成アドミッタンス及び伝達関数を計算する際の素子接
続分類を説明する回路図である。

【図１０】第２の実施例における配線線分に対する等価
回路モデルを説明する回路図である。

【符号の説明】

Ｓ１〜Ｓ５１ 処理ステップ ＤＣ１，ＤＣ２ ドライバーセル Ｐ１〜Ｐ２４，Ｑ１〜Ｑ２４ 配線経路上の分岐点

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 バイナリツリー型の配線径路構造におい
   て、隣接する分岐点間の径路上の配線幅を一定とし、かつツ
   リー上の同一深さにある枝径路の配線幅は同一の線幅を
   もつとした時、各配線幅をパラメータとする配線ディレ
   イ関数を求める第１の処理と、 前記各配線幅パラメータに対する配線ディレイ関数の偏
   導関数をそれぞれ求める第２の処理と、 前記各配線幅パラメータが標準配線幅以上という制約範
   囲において、前記偏導関数の絶対値がそれぞれ最小とな
   るように各配線幅を決定する第３の処理とを有すること
   を特徴とする集積回路の自動配線方法。
2. 【請求項２】 クロック信号の配線径路をバイナリツリ
   ー状に布線するにあたり、 径路分岐点の位置を固定し、各径路分岐点から見た下流
   側アドミッタンス及び分岐点間の伝達関数を求め、続い
   て各径路分岐点における信号伝搬応答波形を計算する第
   ４の処理と、 各径路分岐点での到着信号波形を固定して、該分岐点に
   対する配線ツリー上の２つの子ノード側への遅延時間を
   それぞれ計算し、該遅延時間が互いに等しくなるように
   該分岐点の位置を決定する操作を、配線ツリーの下位側
   から上位側に向かって再帰的に行ないクロックスキュー
   を最小化する第５の処理と、 前記第４及び第５の処理を交互に繰り返し、各径路分岐
   点の位置の変化量が許容値以内に収束したか否かを判定
   する第６の処理とを有し、 前記第６の処理において収束した状態の径路をクロック
   配線径路として決定することを特徴とする集積回路の自
   動配線方法。
3. 【請求項３】 クロック信号のバイナリツリー型配線径
   路のトポロジー構造が予め決定されているとき、隣接す
   る分岐点間の径路の各配線幅を固定して、各分岐点から
   下流側のディレイが釣り合うように分岐点を決定する処
   理を、配線ツリーの下位部から上位に向かって再帰的に
   繰り返すことでクロックスキューを最小化する第４の処
   理と、 各径路分岐点の位置を固定して、請求項１に記載の集積
   回路の自動配線方法により各配線幅を決定してディレイ
   を最小化する第５の処理と、 前記第４及び第５の処理を交互に繰り返し、該第４及び
   第５の処理後のディレイ変化量が許容値以内に到達した
   か否かを判定する第６の処理とを具備し、 前記第６の処理において収束した状態の径路をクロック
   配線径路として決定することを特徴とする集積回路の自
   動配線方法。
4. 【請求項４】 バイナリツリー型の配線径路構造におい
   て、 隣接する分岐点間の径路部分（配線ツリー上の枝に相当
   する部分）の平均配線幅が、配線ツリー上で該（経路部
   分に相当する）枝よりひとつルートノード側の枝部分に
   対する平均配線幅の０．５倍の数値と一般信号用の標準
   配線幅とを比べたときの大きい方の数値に対して、その
   数値以下となるように配線幅が決定されていることを特
   徴とする集積回路の自動配線方法
5. 【請求項５】 隣接する分岐点間の径路部分の平均配線
   幅Ｗが、該径路より下流側の負荷容量Ｃ、クロック周波
   数Ｆ、電圧振幅Ｖ、配線厚みｈ、及びエレトロマイグレ
   ーションを起こさない電流密度の上限値Ｊに対して、Ｗ
   ≧２×Ｆ×Ｃ×Ｖ／（Ｊ×ｈ）を満足するように、配線
   幅が決定されていることを特徴とする請求項４記載の集
   積回路の自動配線方法。
6. 【請求項６】 径路部分毎に配線幅の異なるクロック配
   線を布設する際に、前記クロック配線と該クロック配線
   に並行する配線との最小間隔Ｓは、一般信号配線間にお
   ける最小間隔とは別個に設定され、前記クロック配線と
   該クロック配線に並行する配線との最小間隔Ｓは、該ク
   ロック配線の単位長さあたりの容量値が、並行配線が全
   くない場合の容量値に対して所望の許容値以下の相対差
   となるように設定され、前記クロック配線と該クロック
   配線に並行する配線との最小間隔を前記Ｓ以上となるよ
   うに、前記クロック信号及び隣接する他信号の配線径路
   が決定されることを特徴とする集積回路の自動配線方
   法。