JPH07115070A

JPH07115070A - 半導体装置の設計方法

Info

Publication number: JPH07115070A
Application number: JP5258361A
Authority: JP
Inventors: Hisako Sato; 久子佐藤; Hiroo Masuda; 弘生増田; Katsumi Tsuneno; 克己常野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-10-15
Filing date: 1993-10-15
Publication date: 1995-05-02

Abstract

(57)【要約】【目的】イオン打込み、アニールにて不純物拡散層を
形成する際のプロセスシミュレーションに、アニール初
期に生じる増速拡散による影響を反映させる。【構成】不純物拡散層形成プロセスシミュレーション
を行うに当り、予め試験的に拡散層の形成を行い、この
とき得られた実測データを基にしてプロセスシミュレー
ションを構築する。特に、増速拡散が生じ得るアニール
初期の拡散速度比Ｄ／Ｄｏを、アニール時間ｔ、アニー
ル温度Ｔ、ドーズ量ｘをパラメータとした関数として表
わし、これをプロセスシミュレーションに組み込む。実
際に拡散層を形成する際に、上記関数に基くプロセスシ
ミュレーションを行うと、当該増速拡散による影響がデ
バイスシミュレーションに反映され、そのデバイス性能
（閾値電圧、ドレイン電流等）の予測を、正確に且つ容
易に行える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体製造技術、更に
は不純物拡散層の製造条件を決定するプロセスシミュレ
ーションに適用して特に有効な技術に関し、例えば低温
アニールを用いた不純物拡散層の形成に利用して有用な
技術に関する。

【０００２】

【従来の技術】半導体基板に、イオン打込みを行い、こ
れにアニールを行って不純物拡散層を形成する技術が公
知である。このときのアニール条件は、その濃度分布が
所望の態様となるように、所定のシミュレーションに従
って決定される。

【０００３】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかにされた。即ち、不純物拡散層の形成時
に、イオン打込みを行い、次いで、アニールを行なう場
合、アニール処理の初期段階で増速拡散が起きること
が、例えば、J.Electronic materials 18(1989) １４３
〜１５０頁にて知られている。この増速拡散は、イオン
打込みによって基板表面に点欠陥が生じ、この点欠陥が
アニール初期の不純物の拡散を増長させることに起因す
る。従って、サブミクロン化が進んだ近年のＬＳＩ製造
技術のように、高濃度不純物拡散層を浅く形成する場合
のように、アニール時間が短くなると、当該増速拡散
が、直接不純物の濃度分布に影響を与える。然るに、上
記従来のプロセス・シミュレーションにあっては、この
増速拡散による影響を考慮しておらず、当該シミュレー
ションによって決定される製造条件では所望の不純物の
濃度分布、更には良好なデバイス特性を得ることができ
ない。本発明はかかる事情に鑑みてなされたもので、イ
オン打込み、アニールを行って不純物拡散層を形成する
に当り、アニール初期に生じる増速拡散による影響をシ
ミュレーションに組み込んで、所望の不純物濃度分布の
拡散層を形成することができる半導体装置の設計方法を
提供することをその主たる目的とする。この発明の前記
ならびにそのほかの目的と新規な特徴については、本明
細書の記述および添附図面から明らかになるであろう。

【０００４】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本発明の半導体装置の設計方法で
は、予め試験的に拡散層の形成を行い、当該不純物の濃
度分布を測定し、上記試験的に行った拡散層形成時のア
ニール温度、アニール時間、又は、ドーズ量をパラメー
タとして、当該濃度分布を所定の関数にて表しておき、
実際の拡散層形成時に、上記関数化されたデータを組み
込んだプロセスシミュレーションを行ってその製造条件
を設定するようにしている。

【０００５】

【作用】アニール初期に生じる増速拡散による影響を、
上記関数に反映させることができるので、これをプロセ
スシミュレーションに組み込んで、所望の濃度分布の不
純物拡散層を形成することができるようになる。

【０００６】

【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は、本実施例の拡散層形成プロセスシ
ミュレーションの流れを示すブロック図である。この図
に示すように、当該ＬＳＩデバイスを製造する際には、
プロセスシミュレーション（Ａ）、デバイスシミュレー
ション（Ｂ）、これらのシミュレーション結果に基く製
品の試作（Ｃ）が行われる。そして、本実施例では、
（Ａ）のプロセスシミュレーションに先だって、で増
速拡散に係るデータを実験に基いて予めサンプリングし
て用意しておき、このデータを用いて、で当該増速拡
散に係るデータベースを所定のモデル式で構築してお
く。そして、（Ａ）のプロセスシミュレーションを行う
に当たって、増速拡散を考慮に入れたモデル式を用い
る。

【０００７】図２は上記シミュレーションにてその製造
条件が決定される、リン（Ｐ）が導入されたｎチャネル
形ＭＯＳトランジスタ１０の理想的な不純物濃度分布を
示す断面図である。この図において、１は半導体基板、
２はゲート酸化膜、３はソース・ドレイン領域を形成す
る不純物拡散層、４はゲート電極である。

【０００８】ここで、実際にリンをイオン打込みにて導
入し、その後、炉アニールを行ったときの、拡散速度比
（Ｄ／Ｄｏ）と、アニール時間（ｔ）との関係を図３に
示す。ここで拡散速度比とは、基板内での不純物の拡散
速度（Ｄ）と、既に平衡状態にある不純物の拡散速度
（Ｄｏ）との比である。このグラフに示すように、アニ
ール時間（ｔ）が一定時間より短いときには拡散速度比
Ｄ／Ｄｏは大きな値となり、一定時間より長くなればＤ
／Ｄｏは小さな値となる。このことより、増速拡散によ
る影響は、炉アニールの初期（一定時間経過前）に顕著
となることが分かる。図３に示した拡散速度比（Ｄ／Ｄ
ｏ）と、アニール時間（ｔ）との関係は、以下のハイパ
ブリックタンジェント関数にて示される近似式（１）で
表すことができる。 D/Do＝A+B×Tanh(C×t+D)…（１）ここでA,B,C,Dは、係数，変数であり、図１のでの実
験結果に基いて算出される。（実験データに基いて計算
した結果、各係数，変数は、A=11.0，B=10.0，C=-1.0
5，D=11.0となった。）この近似式（１）は、不純物拡散層を形成する際のプロ
セスシミュレーション（Ａ）に用いられる。

【０００９】図４は、アニール時間（ｔ）が、増速拡散
が生じ得る一定時間以内と云う条件の下での、拡散速度
比（Ｄ／Ｄｏ）と、アニール温度（Ｔ）、不純物のドー
ズ量（ｘ）との関係を示したグラフである。この図に示
すように、アニール温度を８５０℃，９００℃，９５０
℃に設定して、夫々アニールを行った場合の、増速拡散
は、アニール温度（Ｔ）が低いほどその拡散速度比Ｄ／
Ｄｏが大きくなることが分かる。拡散速度比（Ｄ／Ｄ
ｏ）と、ドーズ量（ｘ）、アニール温度（Ｔ）との関係
は、以下の、ハイパブリックタンジェント関数と指数関
数との積で示される近似式（２）で表わすことができ
る。 D/Do(T)＝(G+H×Tanh(I×log(x)+J))×(F×Exp(E/kT))…（２）ここでD,E,F,G,H,Iは、係数又は変数であり図１ので
の実験結果に基いて算出され、kはボルツマン定数であ
る。（実験データに基いて計算した結果、各係数，変数
は、E=4.17eV，F=7.66×10^-18，G=11.0，H=10.0，I=1.
5，J=19.5となった。）この近似式（２）は、不純物拡散層を形成する際のプロ
セスシミュレーション（Ａ）に用いられる。

【００１０】上記（１）式、（２）式に係る係数，変数
は、上記のように幾つかのサンプリングされた実験デー
タに基いて算出されるものであるから、このような係
数，変数を算出して、増速拡散に係るデータを予めデー
タベース化しておけば、イオン打込み条件、アニール条
件が変化した場合であっても、当該増速拡散における拡
散速度比Ｄ／Ｄｏを、容易に且つ正確に算出することが
でき、その結果をプロセスシミュレーションに利用する
ことができる。

【００１１】以上詳述したように本実施例のシミュレー
ションによれば、少ない実験データを基にして、拡散速
度比（Ｄ／Ｄｏ）を、アニール時間（ｔ）、アニール温
度（Ｔ）、ドーズ量（ｘ）をパラメータとした関数とし
て表わすことができるので、当該関数を用いて、精度の
高いプロセスシミュレーションを行うことができる。更
にこの結果を、デバイスシミュレーションに反映させる
ことによって、そのデバイス性能（例えば、閾値電圧、
ドレイン電流等）の予測が正確に且つ容易にできる。こ
のシミュレーションの結果に基いて、ＬＳＩを試作すれ
ば、目標としたデバイス特性を持つデバイス構造を達成
することができる。

【００１２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記した実施例では、ＭＯＳトランジスタ製造時の不純物
拡散層の形成工程を例に上げて説明したが、バイポーラ
トランジスタの拡散層の形成に本発明のシミュレーショ
ン技術を適用してもよい。又、本実施例では、不純物と
してリン（Ｐ）をイオン打込みで導入する例を示したが
他の不純物を基板に導入する場合にも本発明は適用でき
る。又、本実施例では、炉アニールを行って不純物を拡
散させる例について説明したが、短時間アニール（ＲＴ
Ａ）による拡散にも当該シミュレーションを適用するこ
とができる。

【００１３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、半導体基板に打ち込まれた
不純物の、アニール初期に発生する増速拡散による影響
を、簡単な実験データに基いてデータベース化でき、こ
れをシミュレーションに組み込むので、不純物の濃度分
布を実測に近い形で予測することができる。

【図面の簡単な説明】

【図１】本実施例のプロセスシミュレーションの流れを
示すブロック図である。

【図２】本実施例のプロセスシミュレーションにてその
製造条件が決定されるＭＯＳトランジスタ１０の断面図
である。

【図３】イオン打込み処理後、炉アニールを行ったとき
の、拡散速度比Ｄ／Ｄｏとアニール時間ｔとの関係を示
すグラフである。

【図４】増速拡散が生じ得るアニール時間内での、拡散
速度比Ｄ／Ｄｏとアニール温度Ｔ、及び不純物のドーズ
量ｘとの関係を示したグラフである。

【符号の説明】

１半導体基板２ゲート酸化膜３不純物拡散層４ゲート電極１０ｎ形ＭＯＳトランジスタＤ／Ｄｏ拡散速度比Ｔアニール温度ｔアニール時間ｘドーズ量

Claims

【特許請求の範囲】

【請求項１】半導体基板に不純物を打ち込み、アニー
ルを行って半導体基板に不純物拡散層を形成する際のア
ニール条件を設定するに当り、予め試験的に拡散層の形
成を行って、当該アニール温度、アニール時間、不純物
のドーズ量をサンプリングし、該不純物拡散層の不純物
の濃度分布を測定して、その測定結果をアニール温度、
アニール時間、又は、不純物のドーズ量をパラメータと
した所定の関数にて表し、斯く得られた関数をプロセス
シミュレーションに組み込んで、シミュレーションを行
って、実際の拡散層のアニール条件を設定することを特
徴とする半導体装置の設計方法。
【請求項２】上記所定の関数は、アニール時間をパラ
メータとした、ハイパブリックタンジェント関数で表わ
されることを特徴とする請求項１に記載の半導体装置の
設計方法。
【請求項３】上記所定の関数は、アニール時間一定
で、不純物のドーズ量をパラメータとしたハイパブリッ
クタンジェント関数と、アニール温度をパラメータとし
た指数関数との積で表されることを特徴とする請求項１
に記載の半導体装置の設計方法。