KR960035818A - 접촉창 형성방법 - Google Patents

접촉창 형성방법 Download PDF

Info

Publication number
KR960035818A
KR960035818A KR1019950006196A KR19950006196A KR960035818A KR 960035818 A KR960035818 A KR 960035818A KR 1019950006196 A KR1019950006196 A KR 1019950006196A KR 19950006196 A KR19950006196 A KR 19950006196A KR 960035818 A KR960035818 A KR 960035818A
Authority
KR
South Korea
Prior art keywords
forming
layer
pattern
photosensitive layer
contact window
Prior art date
Application number
KR1019950006196A
Other languages
English (en)
Other versions
KR0147488B1 (ko
Inventor
황준
Original Assignee
김주영
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주영, 현대전자산업 주식회사 filed Critical 김주영
Priority to KR1019950006196A priority Critical patent/KR0147488B1/ko
Publication of KR960035818A publication Critical patent/KR960035818A/ko
Application granted granted Critical
Publication of KR0147488B1 publication Critical patent/KR0147488B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 공정시 반도체 기판(11)의 소정 활성영역과 전기적으로 연결되도록 제1금속층(13)을 형성하는 공정을 포함하는 접촉창 형성방법에 있어서, 상기 제1금속층(13)에서 접촉창을 형성하기 위해 예정된 부위에 잔류하는 감광층(14) 패턴을 형성하는 제1단계; 상기 감광층(14) 패턴의 상부 표면이 노출되도록 전체구조 상부에 층간절연층(15)을 형성한 다음, 상기 감광층(14) 패턴을 제거하는 제2단계를 포함하는 것을 특징으로 하며, 미세패턴 형성이 용이하고, 접촉저항값을 저하시킬 수 있는 접촉창 형성방법에 관한 것이다.

Description

접촉창 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 따른 이중 금속 배선의 형성 과정도.

Claims (6)

  1. 반도체 소자 제조 공정시 반도체 기판의 소정 활성영역과 전기적으로 연결되도록 제1금속층을 형성하는 공정을 포함하는 접촉창 형성방법에 있어서, 상기 제1금속층에서 접촉창을 형성하기 위해 예정된 부위에 잔류하는 감광층 패턴을 형성하는 제1단계; 상기 감광층 패턴의 상부 표면이 노출되도록 전체구조 상부에 층간절연층을 형성한 다음, 상기 감광층 패턴을 제거하는 제2단계를 포함하는 것을 특징으로 하는 접촉창 형성방법.
  2. 제1항에 있어서, 상기 층간절연층은, SOG층인 것을 특징으로 하는 접촉창 형성방법.
  3. 제2항에 있어서, 상기 제2단계는, 상기 감광층 패턴의 상부 표면이 노출되도록 전체구조 상부에 SOG(Spin On Glass)층을 도포한 다음, 1차 큐어링(Curing)을 수행하여 액상의 상기 SOG층을 고상으로 변환하는 단계; 상기 감광층 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 접촉창 형성방법.
  4. 제3항에 있어서, 상기 1차 큐어링은, 170 내지 230℃의 온도하에서 수행되는 것을 특징으로 하는 접촉창 형성방법.
  5. 제3항에 있어서, 상기 감광층 패턴을 제거하는 단계 수행후 , 2차 큐어링을 수행하여 상기 SOG층의 절연층을 향상시키는 단계를 더 포함하는 것을 특징으로 하는 접촉창 형성방법.
  6. 제5항에 있어서, 상기 2차 큐어링은 350 내지 450℃의 온도하에서 30분 내지 1시간 동안 수행되는 것을 특징으로 하는 접촉창 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006196A 1995-03-23 1995-03-23 접촉창 형성방법 KR0147488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006196A KR0147488B1 (ko) 1995-03-23 1995-03-23 접촉창 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006196A KR0147488B1 (ko) 1995-03-23 1995-03-23 접촉창 형성방법

Publications (2)

Publication Number Publication Date
KR960035818A true KR960035818A (ko) 1996-10-28
KR0147488B1 KR0147488B1 (ko) 1998-11-02

Family

ID=19410407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006196A KR0147488B1 (ko) 1995-03-23 1995-03-23 접촉창 형성방법

Country Status (1)

Country Link
KR (1) KR0147488B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403617B1 (ko) * 2001-02-13 2003-10-30 삼성전자주식회사 Ｓｏｇ막 패터닝 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100403617B1 (ko) * 2001-02-13 2003-10-30 삼성전자주식회사 Ｓｏｇ막 패터닝 방법
US6720276B2 (en) 2001-02-13 2004-04-13 Samsung Electronics Co., Ltd. Methods of forming spin on glass layers by curing remaining portions thereof

Also Published As

Publication number Publication date
KR0147488B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
KR970072459A (ko) 박막 트랜지스터의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
KR960035818A (ko) 접촉창 형성방법
KR960005789A (ko) 반도체소자의 콘택홀 제조방법
ATE19712T1 (de) Verfahren zum herstellen einer isolierschicht zwischen metallisierungsebenen von integrierten halbleiterschaltungen.
KR970052384A (ko) 반도체장치의 콘택홀 형성방법
KR970003856A (ko) 반도체 소자 제조시 콘택홀 형성 방법
KR970048854A (ko) 액정표시장치의 제조방법
KR970052512A (ko) 반도체 소자의 콘택홀 형성방법
KR930014802A (ko) 상, 하부 도전층 사이의 층간절연층 제조방법
KR950001925A (ko) 반도체소자 제조방법
KR960026568A (ko) 반도체소자의 소자분리절연막 제조방법
KR970024309A (ko) 박막트랜지스터 액정표시장치(tft-lcd)의 제조방법
KR970018106A (ko) 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
KR970024212A (ko) 반도체 소자의 캐패시터 제조 방법
KR970003529A (ko) 반도체 소자 제조시 콘택 방법
KR960005957A (ko) 다층배선 형성방법
KR960002578A (ko) 반도체소자의 전하보존전극 제조방법
KR950021763A (ko) 박막트랜지스터 제조방법
KR980005672A (ko) 반도체 소자의 콘택홀 형성방법
KR970052780A (ko) 반도체 소자 제조 방법
KR980005458A (ko) 반도체 소자의 금속 배선 형성 방법
KR970052509A (ko) 반도체 소자의 금속 배선 방법
KR960018739A (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR960026211A (ko) 반도체 장치의 제조 방법
KR970030922A (ko) 액정 표시 장치의 박막 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee