KR960026423A - 반도체 소자의 트랜지스터 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 트랜지스터 제조방법에 관한 것으로, 특히 기판상에 N⁺이온이 도핑된 실리콘과 도핑이 되지않은 실리콘을 차례로 증착하고 N⁺이온이 도핑된 실리콘과 도핑이 되지않은 실리콘간의 플라즈마 식각시 식각 선택비를 이용하여 2단계식각을 행하여 게이트 전극의 길이를 0.1∼0.2㎛까지의 크기로 조정할 수 있게 함으로써 고집적메모리 소자인 1기가 디램급 소자의 트랜지스터의 제조에도 적용이 가능하도록 한 반도체 소자의 트랜지스터 제조방법에 관한 것이다.

Description

반도체 소자의 트랜지스터 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도 내지 제3도는 본 발명에 따른 반도체 소자의 트랜지스터 제조공정단계를 도시한 단면도.

Claims (6)

1. 반도체 소자의 트랜지스터 형성방법에 있어서, 기판 상부에 게이트 산화막을 형성하는 단계와, N⁺이온이 도핑된 실리콘과 도핑이 되지않은 실리콘을 차례로 증착하는 단계와, 열처리를 하여 도핑된 원자들을 활성화 시키는 단계와, 마스크 작업으로 일정길이의 미세패턴을 형성하는 단계와, 2단계 플라즈마 식각을 통해 게이트 길이를 일정한 수준으로 형성하는 단계와, N⁺이온을 주입하는 단계와, N⁺이온이 도핑된 산화막을 증착한 후, 이방성 산화막 식각을 통해 N⁺이온이 도핑된 산화막 스페이서를 형성하는 단계와, 열처리르 통해 N⁺와 N^-영역을 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
2. 제1항에 있어서, 상기 게이트 전극의 길이를 0.1∼0.2㎛의 크기로 조정하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
3. 제1항에 있어서, 상기 2단계 플라즈마 식각은 1단계에서 도핑된 실리콘과 도핑이 안된 실리콘과의 식각선택비를 1로 하고, 2단계에서는 상기 식각 선택비를 10이상으로 하여 식각하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
4. 제3항에 있어서, 상기 1단계 식각시는 이방성 식각으로 하는 것을 특징으로하는 반도체 소자의 트랜지스터 제조방법.
5. 제3항에 있어서, 상기 2단계 식각시는 도핑된 실리콘을 등방성 식각으로 하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
6. 제1항 또는 제3항에 있어서, 상기 2단계 식각시 10이상의 식각 선택비를 얻기 위하여, 평행평판형 플라즈마 식각장치를 사용하여 염소가스 1000mT 이상의 압력과 전력 150W 이하의 조건으로 하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.