KR960018733A - 액정표시장치용 박막 트랜지스터 및 그 제조방법 - Google Patents

액정표시장치용 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR960018733A
KR960018733A KR1019940031939A KR19940031939A KR960018733A KR 960018733 A KR960018733 A KR 960018733A KR 1019940031939 A KR1019940031939 A KR 1019940031939A KR 19940031939 A KR19940031939 A KR 19940031939A KR 960018733 A KR960018733 A KR 960018733A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer pattern
pattern
thin film
film transistor
Prior art date
Application number
KR1019940031939A
Other languages
English (en)
Other versions
KR0146252B1 (ko
Inventor
황성연
남동현
김태곤
서영우
염선민
Original Assignee
엄길용
오리온전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엄길용, 오리온전기 주식회사 filed Critical 엄길용
Priority to KR1019940031939A priority Critical patent/KR0146252B1/ko
Publication of KR960018733A publication Critical patent/KR960018733A/ko
Application granted granted Critical
Publication of KR0146252B1 publication Critical patent/KR0146252B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 액정표시장치용 박막 트랜지스터 및 그 제조방법에 관한 것으로서, 게이트전극의 양측면에 샌드위치 형상으로 반도체층 패턴과 고농도 불순물층을 형성하고, 콘택홀을 통하여 상기 상하측의 고농도 불순물층을 소오소/드레인전극과 연결하여 TFT를 형성하였으므로, 게이트전극의 양측면이 채널이 되므로 TFT의 채널길이 및 채널폭의 비를 일정 수준 이상으로 유지하며 TFT의 크기를 감소시켜 LCD의 개구율을 증가시켜 고화소화 및 고정세화에 유리하다.

Description

액정표시장치용 박막 트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 액정표시장치용 박막 트랜지스터의 단면도.
제3A도 내지 제3D도는 본 발명에 따른 액정표시장치용 박막 트랜지스터의 제조 공정도.

Claims (10)

  1. 투명기판상에 형성되어 있는 제1반도체층 패턴과, 상기 제1반도체층 패턴에서 채널로 예정되어 있는 부분상에 형성되어 있는 제1게이트절연막과, 상기 제1게이트절연막상에 형성되어 있는 게이트전극과, 상기 게이트 전극 양측의 제1반도체층 패턴에 형성되어 있는 제1고농도 불순물층과, 상기 구조의 전표면에 형성되어 있는 제2게이트절연막과, 상기 제1반도체층 패턴 상측의 제2게이트절연막 상에 형성되어 있는 제2반도체층 패턴과, 상기 게이트전극 상측의 제2반도체층 패턴상에 형성되어 있는 마스크층 패턴과, 상기 마스크층 패턴 양측의 제2반도체층 패턴에 형성되어 있는 제2고농도 불순물층과, 상기 제2 및 제1반도체층 패턴과 접촉되는 소오스/드레인전극을 구비하는 액정표시장치용 박막 트랜지스터.
  2. 제1항에 있어서, 상기 투명기판이 석영 또는유리재질로 형성되어 있는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
  3. 제1항에 있어서, 상기 제1 및 제2반도체층이 비정질 또는 다결정실리콘으로 형성되어 있는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
  4. 제1항에 있어서, 상기 게이트전극과 소오스/드레인전극이 Cr 또는 Al으로 형성되어 있는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
  5. 제1항에 있어서, 상기 제1 및 제2게이트절연막이 산화막으로 형성되어 있는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
  6. 제1항에 있어서, 상기 제1 및 제2고농도 불순물층이 N 또는 P형인 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
  7. 제1항에 있어서, 상기 마스크 패턴이 산화막 또는 질화막 패턴으로 형성되는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
  8. 투명기판상에 제1반도체층 패턴을 형성하는 공정과, 상기 제1반도체층에서 채널로 예정되어 있는 부분의 상측에 순차적으로 적층되어 있는 제1게이트절연막 패턴 및 도전층 패턴으로 된 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 상기 노출되어 있는 반도체층 패턴의 양측에 고농도 불순물층을 형성하는 공정과, 상기 구조의 전표면에 제2게이트절연막을 형성하는 공정과, 상기 제1반도체층 패턴 상측의 제2게이트절연막상에 제2반도체층 패턴을 형성하는 공정과, 상기 게이트전극 상측의 제2반도체층 패턴상에 절연재질의 마스크층 패턴을 형성하는 공정과, 상기 마스크층 패턴에 의해 노출되어 있는 제2반도체층 패턴에 제2고농도 불순물층을 형성하는 공정과, 상기 마스크층 패턴 양측의 제2고농도 불순물층의 일측과 그 하부의 제2게이트절연막을 순차적으로 제거하여 제1고농도 불순물층을 노출시키는 공정과, 상기 노출되어 있는 제1 및 제2고농도 불순물층과 접촉되는 소오스/드레인전극을 형성하는 공정을 구비하는 액정표시장치용 박막 트랜지스터의 제조방법.
  9. 제8항에 있어서, 상기 제1반도체층 패턴과 제1게이트절연막 및 게이트전극의 패턴닝을 따로 하지 않고, 먼저 각 층들을 적층한 후, 제1마스크로 각각을 제1반도체층 패턴과 동일한 형상으로 시각한 후, 다시 제2마스크로 게이트전극과 제1게이트절연막을 정의하는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터의 제조방법.
  10. 제9항에 있어서, 상기 마스크 패턴의 식각마스크는 배면 노광으로 형성하는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031939A 1994-11-30 1994-11-30 액정표시장치용 박막트랜지스터 및 그 제조방법 KR0146252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940031939A KR0146252B1 (ko) 1994-11-30 1994-11-30 액정표시장치용 박막트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031939A KR0146252B1 (ko) 1994-11-30 1994-11-30 액정표시장치용 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960018733A true KR960018733A (ko) 1996-06-17
KR0146252B1 KR0146252B1 (ko) 1998-09-15

Family

ID=19399620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031939A KR0146252B1 (ko) 1994-11-30 1994-11-30 액정표시장치용 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0146252B1 (ko)

Also Published As

Publication number Publication date
KR0146252B1 (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR970011969A (ko) 박막트랜지스터-액정표시장치 및 제조방법
TW494580B (en) Manufacturing method of thin film transistor and its driving devices
KR970011963A (ko) 액정표시장치 및 그 제조방법
KR900002110A (ko) 액티브 매트릭스 패널의 제조 방법
KR970011965A (ko) 액정표시장치 및 그 제조방법
KR890015050A (ko) 박막형성방법 및 액티브매트릭스 표시장치와 그 제조방법
KR960001843A (ko) 액정표시장치 및 그 제조방법
JP2002258324A5 (ko)
KR960018733A (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR970028753A (ko) 액정 표시 소자의 제조 방법
KR100209622B1 (ko) 액정표시장치 및 그 제조방법
KR970054502A (ko) 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR970018685A (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR960019777A (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR970059799A (ko) 액정표시장치의 구조 및 제조방법
KR0151275B1 (ko) 액정표시소자용 박막트랜지스터 패널 제조방법
KR970022415A (ko) 액정표시 소자의 제조방법
KR960019797A (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR960024590A (ko) 배선간 쇼트 회로 방지 기능을 갖는 액정 디스플레이 및 그 제조 방법
KR970004085A (ko) 박막 트랜지스터 및 그의 제조방법
JPH02211635A (ja) 電界効果トランジスターの製造方法
KR960042176A (ko) 액정표시 장치의 박막 트랜지스터 제조방법
JPH0470773B2 (ko)
KR960019798A (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020426

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee