KR960012486A - 반도체 메모리 소자의 제조방법 - Google Patents
반도체 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR960012486A KR960012486A KR1019940022755A KR19940022755A KR960012486A KR 960012486 A KR960012486 A KR 960012486A KR 1019940022755 A KR1019940022755 A KR 1019940022755A KR 19940022755 A KR19940022755 A KR 19940022755A KR 960012486 A KR960012486 A KR 960012486A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- material layer
- conductive material
- etching
- storage node
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 238000005530 etching Methods 0.000 claims abstract 12
- 239000004020 conductor Substances 0.000 claims abstract 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 10
- 229920005591 polysilicon Polymers 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 239000000463 material Substances 0.000 claims abstract 2
- 238000000206 photolithography Methods 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims 3
- 230000001681 protective effect Effects 0.000 claims 2
- 238000000137 annealing Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리소자의 제조방법에 관한 것으로서, 반도체 기판상에 활성영역과 비활성영역을 분리하기 위한 필드산화막과, 게이트 전극 및 소스/드레인 영역으로 이루어진 활성 트랜지스터를 형성하는 공정과, 후속공정으로부터 상기 활성 트랜지스터를 보호하기 위한 절연막을 형성하는 공정과, 상기 절연막을 선택적으로 식각하여 하부 반도체기판의 일부영역을 노출시켜 상기 소스/드레인 영역과 상부 구조물을 연결하기 위한 콘택홀을 형성하는 공정과, 상기 콘택홀을 통해 상기 반도체기판과 접촉하도록 다결정실리콘 플러그를 형성하는 공정과, 상기 다결정실리콘 플러그 형성 후 결과물 전면에 산화물질을 도포한 후 사진식각공정으로 식각하여 상기 다결정실리콘 플러그와 그 양측의 일부 절연막을 노출시켜 스토리지 노드 영역을 정의하는 공정과, 상기 스토리지 노드 영역 정의 후 결과물 전면에 식각선택비가 다른 두 도전물질을 교대로 적층시켜 도전물질층을 형성하는 공정과, 상기 도전물질층을 에치백하여 상기 스토리지 노드 영역에만 남도록 하는 공정과, 상기 도전물질층을 식각선택비에 따라 선택적으로 식각하여 실린더형 스토리지 노드를 형성하는 공정을 포함하여 구성되며, 동일면적상에서 유효 캐패시터면적을 증가시켜 보다 많은 캐패시턴스를 확보함으로써 반도체 메모리 소자의 고집적화시에도 신뢰성의 저하를 방지할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 기술에 의한 제조방법을 도시한 단면도.
제2도는 본 발명에 의한 반도체 메모리 소자의 제조방법을 도시한 단면도.
Claims (4)
- 반도체 기판상에 활성영역과 비활성영역을 분리하기 위한 필드산화막과, 게이트 전극 및 소스/드레인 영역으로 이루어진 활성 트랜지스터를 형성하는 공정과, 후속공정으로부터 상기 활성 트랜지스터를 보호하고 평탄화시키기 위해 보호막을 형성하는 공정과, 상기 보호막을 선택적으로 식각하여 하부 반도체기판의 일부영역을 노출시켜 상기 소스/드레인 영역과 상부 구조물을 연결하기 위한 콘택홀을 형성하는 공정과, 상기 콘택홀을 통해 상기 반도체기판과 접촉하도록 다결정실리콘 플러그를 형성하는 공정과, 상기 다결정실리콘 플러그 형성후 결과물 전면에 산화물질을 도포한 후 사진식각공정으로 상기 다결정실리콘 플러그와 그 양측의 일부 보호막을 노출시켜 스토리지 노드 영역을 정의하는 공정과, 상기 스토리지 노드 영역 정의 후 결과물 전면에 식각선택비가 다른 두 도전물질을 교대로 적층시켜 도전물질층을 형성하는 공정과, 상기 도전물질층을 에치백하여 상기 스토리지 노드 영역에만 남도록 하는 공정과, 상기 도전물질층을 식각선택비에 따라 선택적으로 식각하여 실린더형 스토리지 노드를 형성하는 공정을 포함하여 구성된 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제1항에 있어서, 상기 식각선택비가 다른 물질은 불순물이 도핑되지 않은 비도핑 다결정실리콘과, 불순물이 도핑된 다결정실리콘임을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제1항에 있어서, 상기 도전물질층을 에치백한 후 식각선택비에 따라 식각하기 전에 650℃의 온도에서 약1시간 동안 어닐링하는 공정을 더 포함하여 구성된 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제3항에 있어서, 상기 도전물질층은 어닐링 후의 비도핑 다결정실리콘과 불순물이 도핑된 다결정실리콘의 식각선택비가 60:1~80:1임을 특징으로 하는 반도체 메모리 소자의 제조방법.참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940022755A KR960012486A (ko) | 1994-09-09 | 1994-09-09 | 반도체 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940022755A KR960012486A (ko) | 1994-09-09 | 1994-09-09 | 반도체 메모리 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960012486A true KR960012486A (ko) | 1996-04-20 |
Family
ID=66686996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940022755A KR960012486A (ko) | 1994-09-09 | 1994-09-09 | 반도체 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960012486A (ko) |
-
1994
- 1994-09-09 KR KR1019940022755A patent/KR960012486A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001724A (ko) | 반도체 장치 및 그 제조방법 | |
| KR900019239A (ko) | 집적회로용 로칼인터커넥트 | |
| KR980006289A (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR980003731A (ko) | 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법 | |
| KR930015002A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR960012486A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| JPH0228377A (ja) | 半導体装置、電界効果トランジスタ、および、キャパシタの製造方法 | |
| KR960005795A (ko) | 반도체소자의 콘택 제조방법 | |
| KR940001393A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR960015919A (ko) | 반도체소자의 전하보존전극 제조방법 | |
| KR970030805A (ko) | 불휘발성 메모리소자 및 그 제조방법 | |
| KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR930011231A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JPH06209084A (ja) | 半導体装置およびその製造方法 | |
| KR910020901A (ko) | 반도체 장치의 제조방법 | |
| KR960009170A (ko) | 반도체 메모리소자의 제조방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR960015809A (ko) | 반도체소자의 제조방법 | |
| KR970024321A (ko) | 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor of a semiconductor device) | |
| KR970003785A (ko) | 불휘발성 반도체장치의 소자분리방법 | |
| KR960015924A (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| KR970024189A (ko) | 반도체 메모리 소자 및 그 저항층 형성방법 | |
| KR930003362A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR950028185A (ko) | 반도체 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |