KR930003362A - 반도체 메모리 장치 및 그 제조방법 - Google Patents
반도체 메모리 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930003362A KR930003362A KR1019910012437A KR910012437A KR930003362A KR 930003362 A KR930003362 A KR 930003362A KR 1019910012437 A KR1019910012437 A KR 1019910012437A KR 910012437 A KR910012437 A KR 910012437A KR 930003362 A KR930003362 A KR 930003362A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- conductive layer
- region
- insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 239000000758 substrate Substances 0.000 claims 10
- 238000005530 etching Methods 0.000 claims 4
- 239000003990 capacitor Substances 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 238000001020 plasma etching Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 반도체 메모리장치의 평면도,
제4A도 및 제4B도는 제3도의 A-A′선 및 B-B′선으로 절단했을때의 각각의 단면도,
제5A도 내지 제5G도는 본 발명의 제3도의 A-A′선 단면구조를 통하여 본 본발명에 의한 반도체 메모리장치의 공정순서를 나타낸 단면도.
Claims (7)
- 스택커패시터를 갖춘 반도체 메모리장치에 있어서, 제1도전형의 반도체기판 소정부분에 형성된 스위칭트랜지스터 영역과, 이 스위칭트랜지스터영역에 형성된 소오스 및 드레인영역, 상기 스위칭트랜지스터 영역내의 채널상의 게이트 산화막상 및 필드산화막상의 소정부분에 형성된 제1도전층, 상기 게이트산화막상의 제1도전층의 소오스영역측 엣지로부터 상기 필드산화막상의 제1도전층의 소오스영역측 엣지까지의 소정 영역에 한정되어 형성되고 상기 제1도전층의 반대편 엣지에서는 측벽스페이서로 형성된 제1절연층막, 이 제1절연층막이 형성된 반도체기판상에 형성된 제2절연층막, 상기 소오스영역상의 제1및 제2절연층막에 형성된 매몰콘택홀을 통해 반도체기판의 소오스 영역과 접촉하면서 상기 소정영역에 한정되어 형성된 제1절연층막 및 제1도전층상에 한정되어 상기 제2절연층막상에 형성된 제2도전층, 상기 드레인영역을 제외한 전영역에 이 제2도전층상과는 유전체막을 개재하여 형성된 제3도전층, 이 제3도전층상에 형성된 제3절연층과 평탄화층 및 상기 드레인 영역상의 제2절연층막과 제3절연막층 및 평탄화층에 형성된 콘택홀을 통해 반도체기판의 드레인영역과 접촉되도록 상기 평탄화층상에 형성된 제4도전층을 구비하여 구성된 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 제1절연층막 및 제2절연층막과 제3절연막층이 고온 산화막인 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 제1도전층 및 제2도전층이 제2도전층의 불순물로 도우프된 다결정실리콘인 것을 특징으로 하는 반도체 메모리장치.
- 스택커패시터를 갖춘 DRAM셀에 있어서, 제1도전형의 반도체기판의 소정부분에 필드산화막층을 형성하여 스위칭트랜지스터영역을 한정하는 공정과, 이 스위칭트랜지스터영역에 제2도전형의 소오스 및 드레인영역을 형성하는 공정, 상기 스위칭트랜지스터영역내의 채널영역상의 게이트 산화막상 및 필드산화막층의 소정부분에 제1도전층을 형성하는 공정, 이 제1도전층을 둘러싸면서 기판전면에 제1절연층막을 형성한 후, 매몰콘택영역주위를 제외한 영역을 에칭하여 상기 제1도전층의 상부의 일부분 및 상기 드레인영역의 반도체기판의 표면을 노출시키는 공정, 상기 제1절연층막이 형성된 반도체기판 전면에 제2절연층막을 형성하는 공정, 상기 소오스영역상의 제1절연층막 및 상기 제2절연층막의 소정부분을 에칭하여 콘택홀을 형성하는 공정, 상기 콘택홀을 통해 반도체기판의 소오스영역과 접촉되고 상기 소오스영역상에 형성된 제1절연층막과 제1도전층상에 오버랩되도록 상기 제2절연층막에 제2도전층을 형성하는 공정, 상기 드레인영역을 제외한 제2도전층상에 유전체막을 매개하여 제3도전층을 형성하는 공정, 상기 제3도전층상에 제3절연막층과 평탄화층을 형성한 후 비트선콘택을 위한 콘택홀을 형성하는 공정 및, 상기 콘택홀을 통해 반도체기판의 드레인영역과 접촉되도록 상기 평탄화층위에 제4도전층을 형성하는 공정을 구비하여 구성된 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제4항에 있어서, 제1절연층막 및 제2절연층막과 제3절연막층과 고온산화막으로 형성하는 것을 특징으로 하는 DRAM셀의 반도체 메모리 장치의 제조방법.
- 제4항에 있어서, 제1도전층 및 제2도전층은 다결정실리콘에 제2도전형의 불순물을 도우프하여 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제4항에 있어서, 제1절연층막을 에칭하는 공정은 반응성이온에칭(Reactive Ion etching)에 의한 이방성에칭인 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910012437A KR940001253B1 (ko) | 1991-07-20 | 1991-07-20 | 반도체 메모리장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910012437A KR940001253B1 (ko) | 1991-07-20 | 1991-07-20 | 반도체 메모리장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930003362A true KR930003362A (ko) | 1993-02-24 |
| KR940001253B1 KR940001253B1 (ko) | 1994-02-18 |
Family
ID=19317571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910012437A KR940001253B1 (ko) | 1991-07-20 | 1991-07-20 | 반도체 메모리장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001253B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7011784B2 (en) * | 2003-01-28 | 2006-03-14 | Lung-Tao Lin | Industrial nylon composition |
-
1991
- 1991-07-20 KR KR1019910012437A patent/KR940001253B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7011784B2 (en) * | 2003-01-28 | 2006-03-14 | Lung-Tao Lin | Industrial nylon composition |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001253B1 (ko) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| KR920001724A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960043227A (ko) | 디램(dram) 셀 및 그 제조 방법 | |
| KR910001886A (ko) | 반도체장치와 그 제조방법 | |
| KR910010745A (ko) | 반도체 장치 및 그 제조방법 | |
| KR890003032A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR870003571A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970009054B1 (ko) | 평면구조 모스 트랜지스터 및 그 제조방법 | |
| KR910001762A (ko) | 디램셀의 제조방법 | |
| KR890012400A (ko) | 트랜치를 갖는 반도체 장치와 그의 제조방법 | |
| JPH0883892A (ja) | 半導体装置及びその製造方法 | |
| KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR930003362A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR910013273A (ko) | 초고집적 디램셀 및 그 제조방법 | |
| KR960006032A (ko) | 트랜지스터 및 그 제조방법 | |
| KR960005795A (ko) | 반도체소자의 콘택 제조방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 | |
| KR100220937B1 (ko) | 반도체소자의 제조방법 | |
| KR100256302B1 (ko) | 반도체 기억소자의 제조 방법 | |
| KR950004547A (ko) | 반도체 소자의 제조방법 | |
| KR960019730A (ko) | 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법 | |
| KR930011231A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR890016674A (ko) | 디램 셀 및 제조방법 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR980006529A (ko) | 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020107 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |