KR960008390B1

KR960008390B1 - 비디오 표시 장치용 동기 펄스 분리기

Info

Publication number: KR960008390B1
Application number: KR1019870007177A
Authority: KR
Inventors: 마이클 벨 아이삭; 데이비드 걸레이 토마스
Original assignee: 알 씨 에이 라이센싱 코포레이션; 글렌 에이취. 브르스틀
Priority date: 1986-07-07
Filing date: 1987-07-06
Publication date: 1996-06-26
Also published as: CA1257384A; FR2601214B1; IT1205184B; JPH0767143B2; GB8715886D0; KR880002371A; US4745477A; IT8721057A0; DE3722448C2; JPS6327165A; GB2193410B; FR2601214A1; DE3722448A1; HK96995A; GB2193410A

Abstract

내용 없음.

Description

비디오 표시 장치용 동기 펄스 분리기

제1도는 본 발명에 따른 동기 분리기를 포함하는 비디오 장치의 일부를 도시한 개략적인 블록도.

제2A도 내지 제2F도는 제1도에 회로의 동작을 이해하기 위해 이용된 파형을 설명하기 위한 도면.

* 도면의 주요부분에 대한 부호의 설명

10:튜너, 11:안테나,

12:교류 신호원, 13:입력 단자 스트립,

14:중간 주파수(IF) 처리 회로, 17:비디오 신호 처리회로,

20:전자총 어셈블리, 21:CRT,

24:형광 디스플레이 스크린, 25:동기(sync) 펄스 분리기 회로.

본 발명은 비디오 디스플레이 잔치에 관한 것으로, 특히 표준 및 비표준 신호원을 이용하는 비디오 디스플레이 장치용 회로에 관한 것이다.

텔레비젼 수신기와 같은 비디오 디스플레이 장치는 오디오 및 비디오 정보를 포함하는 합성 비디오 신호뿐만 아니라, 라인 및 펄드 주파수 동기 정보를 수신할 수 있다.

상기 동기 정보는 음극선관의 전자 비임 또는 여러 비임을 주사시키는 수평 및 수직 편향 회로를 적당히 트리거하는데 이용되어, 음극선관 디스플레이 스크린상의 소정의 래스터를 발생시킨다. 상기 동기(sync)정보는 한 동기 분리기 회로에 의해 합성 비디오 신호로부터 추출된다. 상기 동기 분리기 회로는 단지 동기 정보에 의해 정상으로 점유된 전압 레벨로 합성 비디오 신호를 샘플링하여 동작한다. 또한, 그들 각각의 편향 회로에 인가하기 위한 상기 수평 주파수 및 수직 주파수동기 신호를 분리 처리한다.

텔레비젼 수상기내의 동기 분리기는 무선(over the air) 방송 또는 케이블 TV 신호와 같은 표준신호원로부터 비디오 정보 신호에 응답하도록 전형적으로 설계되어 있고, 라인 비월 주사된 비디오 정보의 교류필드(alternating fields)를 갖는 주사된 래스터를 발생하도록 의도된다. 상기 동기 정보는 적당한 방법으로 편향 회로를 트리거하도록 구성되어 연속 비디오 필드의 라인의 적당한 비월 주사를 발생한다. 비디오 디스 플레이 장치가 컴퓨터 모니터로서 작동하거나, 비디오 게임 디스플레이를 할 수 있도록 되어 있을 때, 예를 들어, 그들 비표준신호원의 비디오 신호는 비주월 주사된 필드의 정보를 제공하는 형태로 될 수 있다. 비표준 신호원에 의해 발생된 동기 정보는 상기 동기 분리기가 수직 래스터 지터(vertical raster jitter)와 같은 바람직하지 못한 가시적 효과의 결과적인 발생(resultant occurrence)으로 적당치 못하게 동작하도록 할 수 있다. 상기 동기 분리기에 인가될 때 표준 동기 신호로서 나타나도록 하기 위하여 상기 비표준 동기 신호를 변경시키는 회로는 고가로 될 수 있거나, 복잡하게 될 수 있다. 또한, 임의 비표준 신호 변경 회로는 표준 비디오 신호가 존재할 때 동기 분리기의 동작에 거의 또는 전혀 영향을 주지 않는다는 점은 중요하다.

본 발명에 따른 한 관점에 따라, 비디오 디스플레이용 동기 펄스 분리기는 라인 및 필드 주파수 동기 정보를 포함하는 비디오 정보 신호의 소스를 포함한다. 한 캐패시터는 비디오 정보 신호의 소스에 접속된다. 한 트랜지스터는 전위 소스에 접속된 제1단자, 상기 개패시터에 접속된 제2단자와, 제3단자를 갖는다. 상기 트랜지스터는 비디오 신호에 의해 전도되고, 라인 및 필드 주파수동기 정보를 나타내는 제3단자에서 출력 신호를 발생한다. 상기 캐패시터는 트랜지스터의 바이어스를 설정하기 위해 트랜지스터의 전도상태 동안 충전된다. 상기 회로는 트랜지스터의 바이어스를 유지하기 위해 트랜지스터의 제2단자와 전위 소스사이에 접속된다.

첨부된 도면을 참조로 하여 보다 상세히 설명한다.

제1도를 참조하면, 교류 신호원(12) 또는 안테나(11)로부터 입력 신호를 수신하는 튜너(10)를 포함하는 컴퓨터 또는 비디오 게임기와 같은 비디오 디스플레이 장치의 일부가 도시되어 있다. 상기 안테나(11) 또는 신호원(12)의 신호는 사용자가 액세스 가능한 입력 단자 스트림(13)을 통해 튜너(10)에 인가된다. 상기 튜너(10)는 상기 입력신호를 복조하여, 15로 표시된 비디오 신호, 라인 및 필드 주파수 동기 정보를 포함하는 제2A도에 도시된 합성 비디오 신호를 발생하는 중간 주파수(IF) 처리 회로(14)에 상기 합성 신호를 인가한다. 상기 합성 신호는 22로 표시된 도선을 통해서 음극선관(CRT)(21)에 인가되는 적색, 녹색 및 청색 구동 신호를 칼라 비디오 디스플레이 장치에 대해 발생하는 비디오 신호 처리 회로(17)에 인가된다. 전자총 어셈블리(20)는 CRT(21)의 형광 디스플레이 스크린(24)상에 충돌하게 되는 전자 비임 또는 여러 비임(23)을 발생한다.

상기 합성 비디오 신호는 동기(sync)펄스 분리기 회로(25)에도 인가된다. 동기 분리기 회로(25)는 캐패시터(26) 및 트랜지스터(27)를 포함한다. 예를들어 pnp형의 트랜지스터(27)는 캐패시터(26)의 한 단자에 접속된 베이스 단자(30)를 가지며, 저항기(28)를 통해 접지에 접속된다. 캐패시터(26)의 다른 단자는 IF회로(14)에 결합되어 상기 복합 신호를 수신한다. 트랜지스터(27)의 에미터 단자는 +V 전위 소스에 결합된다. 상기 +V 전위는 비디오 디스플레이 장치의 일부로서 구체화된 종래의 장치의 정격 전원에 의해 발생될 수도 있다.

동기 분리기(25)의 출력을 제공하는 트랜지스터(27)의 콜렉터 단자(33)는 저항기(31)를 통해 접지에 결합된다. 수직 보상회로(68)는 동기 분리기의 적당한 동작을보상하기 위하여 수직 동기 펄스 간격동안 일정하게 동기 분리기를 변화시키도록 캐패시터(26) 양단에 접속된다.

트랜지스터(27)는 IF회로(14)의 복합 비디오 신호의 출현으로 전도된다. 트랜지스터(27)의 전도는 트랜지스터(27)의 에미터-베이스 접합을 통해 +V 전원으로부터 제1도에 도시된 극성으로 캐패시터(26)를 충전시킨다. 제2A도에 도시된 캐패시터(26) 양단에 설정된 전압(V_AVE)은 복합 신호의 동기 정보 성분에 의해서만 트랜지스터(27)가 턴-온되도록, 예를들어, 상기 비디오 신호의 일부가 제2A도에서 69로 표시된 V_SAT전압 레벨을 초과하도록 트랜지스터(27)를 바이어스시킨다. 상기 복합 신호에 존재하는 노이즈 신호 성분(29)은 불충분한 진폭을 되어 있어 트랜지스터(27)를 전도시킨다. 제2A도의 캐패시터(26) 전압 파형(34)에 의해 알 수 있는 것 처럼, 캐패시터(26)는 예를들어, 수평 동기 펄스(35) 또는 수직 동기 펄스(38)과 같은 동기 펄스의 존재동안 충전하고, 트랜지스터(27)가 전도되는 동안에 동기 펄스사이에서 저항기(28)를 통해 방전되기 때문에, 캐패시터(26) 양단의 평균 전압은 V_AVE로 표시된 레벨을 갖는다.

제2B도에 도시된 것 처럼, 트랜지스터(27)의 콜렉터단자(33)의 출력 신호는 제1도에 도시된 것 같은 미분회로(40) 및 적분 회로에 인가된다. 캐패시터(42) 및 저항기(43)를 포함하는 미분 회로(40)는, 수평 편향 회로(44)의 동작을 트리거하기 위하여 수평 편향 회로(44)에 인가되는 제2C도에 도시된 것 처럼, 수평 또는 라인 주파수 동기 펄스를 발생한다. 전압(+V)의 소스로부터 전력을 수신하는 수평 편향 회로(44)는 CRT(21)의 네크부(neck)상에 위치한 수평 편향 권선(45)내에서 단자(H 및 H')를 통해 수평 편향 전류를 발생한다. 종래의 공진 리트레이스 형태(resonant retrace type)로 될 수 있는 수평 편향 회로(44)는 VRT(21)용 고전압 또는 초전위(ultor potential)를 유도하는데 이용되는 수평 주파수 플라이백(horizontal rate flyblack)또는 리트레이스 펄스를 발생한다.

저항기(46) 및 캐패시터(47)를 포함하는 적분 회로(41)는 트랜지스터(27)의 출력 퍼스를 적분하여, 수직 편향 회로(50)에 인가되는 제2D도에 도시된 것 같은 수직 동기 펄스 신호를 형성한다. 수직 편향 회로(50)는 제2D도의 시간(t₁)에 상응하는 52로 표시된 전압 레벨에 도달할 때 제2D도에 도시된 동기 펄스 신호에 의해 트리거되도록 설계되어 있다.

전압(+V₃)의 소스로부터 전력을 수신하는수직 편향 회로(50)는 수직 편향 권선(51)에서 또한, CRT(21)의 네크부에 위치한 단자(V 및 V')를 통해 수직 편향 전류를 발생한다.

상기 미분기(40) 및 적분기(41)로부터의 동기 신호는 수평 및 수직 편향 회로(44)의 편향 전류를 동기하도록 동작하기 때문에, 전자 비임 또는 비임(23)의 편향은 비디오 신호 처리 회로(17)에 의해 제공된 비디오 정보와 동기된다.

복합 신호가 예를들어, 안테나(11)를 통해 수신된 것과 같은 비디오 정보의 교류 비월 주사된 필드를 포함할 때, 수직 블랭킹 간격(36)은 수평 편향 회로의 동기된 동작을유지하기 위해 동작하는 등화 펄스(37)를 포함한다. 상기 등화 펄스(37)의 존재는 트랜지스터(27)가 단지 동기 펄스의 존재에 의해서만 전도되는 레벨로 캐피시터(26) 양단의 평균 전압을 유지한다.

상기 복합 비디오 신호가 예를들어, 컴퓨터 게임에서 처럼 동작하는 교류 신호원(12)로부터 제공될 때, 상기 비디오 정보는 비월 주사되는 것 보다 진보적인 결과를 얻을 수 있다. 그러므로, 등화 펄스는 제2E도의 설명을 위한 복합 비디오 신호에 의해 도시된 것 처럼, 수직 블랭킹 간격(53)내에 포함되지 않는다. 등화 펄스의 부재는 캐패시터(26)의 전압파형(75)에 의해 도시된 것처럼, 등화 펄스가 존재할 때보다 낮은 전압레벨로 저항기(28)를 통해 캐패시터(26)의 방전을 허용하여, 그 결과 캐패시터(26)의 평균 전압은 전압(V_AVE)으로 나타내어 진다. 그러므로, 캐패시터(26)의 감소된 충전으로 인하여 트랜지스터(27)의 바이어스는 감소되어, 트랜지스터(27)가 전도되는데 필요한 전압 레벨은 감소된다.

복합 비디오 신호에 존재하는 노이즈 신호 성분(55)은 제2E도에 도시된 것처럼, 트랜지스터(27)를 전도시키는데 충분한 진폭이 될 수 있다. 부가적인 전도 간격 또는 랜덤 노이즈 신호 성분으로 인한 트랜지스터(27)의 간격은 제2F도의 점선에 의해 도시된 것 처럼, 적분기(41)의 출력 신호의 증가를 얻어, 수직 편향 회로(50)에 대한 트리거 레벨(52)은, 시간(t₂) 또는 시간(t₁)과는 다른 시간(t₃)에 도달하게 된다. 트리거링 신간의 랜덤 변화는 CRT(21)에 디스플레이 스크린(24)상의 디스플레이 비디오 정보의 가시적 수직 지터를 초과한다.

본 발명의 새로운 관점에 따라, +V₁공급원과 트랜지스터(27)의 베이스 단자(30)사이에 보상 회로(57)가 결합된다. 상기 보상 회로(57)는 다이오드(60)와 저항기(61)의 직렬 조합으로 구성되며, 상기 다이오드(60)의 애노드 단자는 +V₁전압원에 결합된다. 상기 보상 회로(57)는 등화 펄스를 포함하는 복합 비디오 신호의 존재에 의해 대략 설정된 레벨로 트랜지스터(27)의 베이스 바이어스 전압을 클램프한다. 트랜지스터(27)가 비전도 상태로 되는 시간 동안, 다이오드(60) 및 저항기(61)를 통해 흐르는 전류는 캐패시터(26)에 충전 전류를 제공하도록 동작하여, 그 결과, 캐패시터(26)의 양단의 평균 전압은 일정하게 유지된다. 트랜지스터(27)의 베이스 상의 바이어스 전압은 트랜지스터(27)가 전도되는 비디오 신호의 노이즈 신호 성분을 방지하기에 충분한 레벨로 유지한다. 트랜지스터(27)가 동기 펄스의 발생으로 전도될 때, 트랜지스터(27)에 의해 전도되는 전류는 동기 분리기의 동작으로 보상 회로(27)의 간섭을 방지하기 위해 보상 회로(57)에 의해 전도되는 전류 보다 훨씬 더 크게 된다. 다이오드(60)는 다이오드 형태의 트랜지스터로 대치될 수 있고, 또한, 예를들어, 동일한 형태 또는 한 다이오드가 쇼트키 다이오드인 두 개의 다이오드의 조합으로 대치될 수 있으며, 보상 회로(57)의 바람직한 동작을 유지한다. 다이오드(60) 양단의 전압 강하 또는 그 등가는 다이오드(60)가 전도되도록 하기 위하여 트랜지스터(27)의 베이스-에미터 전압 보다 약간 작게 선택된다.

따라서, 본 발명의 동기 분리기는, 비디오 신호내에 등화 펄스가 존재할 때, 동기 분리기 동작을 저하시키지 않고 등화 펄스를 포함하지 않는 비디오 신호에 대해 지터와 무관(jitter-free)하고, 노이즈와 무관(noise immune)한 동작을 제공한다.

Claims

라인 및 필스 주파수의 동기 펄스를 가지면서 등화 펄스를 갖는 제1비디오 정보 신호 또는, 라인 및 필드 주파수의 동기 펄스를 갖지만 등화 펄스를 갖지 않는 제2비디오 정보 신호를 제공하는 수단(11,12); 제1 및 제2단자를갖는 캐패시터(26); 상기 제1비디오 신호 또는 상기 제2비디오 신호중 한 신호를 상기 캐패시터의 제1단자에 결합시키는 수단(13,10,14); 제1(에미터)단자, 제2(베이스)단자 및 제3(콜렉터)단자를 갖는 트랜지스터(27)로서, 상기 제1 및 제3단자는 제어가능한 전도 채널의 단부를 정의하고, 상기 제2단자는 상기 채널의 전도를 제어하기 위한 제어 단자이고, 상기 제1(에미터)단자는 전위(+V₁)의 소스에 결합되며, 상기 제어(베이스)단자는 상기 캐패시터(26)의 상기 제어 단자에 결합되고, 상기 제3(콜렉터)단자는 상기 제1 및 제2비디오 정보 신호중 한 신호를 상기 캐패시터(26)에 인가하여 라인 및 필드 주파수를 나타내는 출력 신호를 제공하는 상기 트랜지스터(27)를 포함하는 비디오 디스플레이 장치용 동기 펄스 분리기에 있어서, 상기 캐패시터(26)는 상기 제1 및 제2비디오 정보 신호중 한 신호의 상기 동기 펄스에 응답하여 상기 트랜지스터(27)의 상기 제1(에미터)단자와 상기 제어(베이스)단자 사이에 흐르는 전류에 의해 충전되고; 상기 캐패시터(26)는 상기 등화 펄스의 부재로 인하여 방전되고, 그로 인해, 상기 제1비디오 신호가 상기 캐패시터에 인가될때에 비하여 상기 제2비디오 성보 신호가 상기 캐패시터에 인가될 때의 양단에 나타나는 평균 전압 레벨을 가지며; 상기 트랜지스터(27)의 상기 제어(베이스)단자에 결합되어, 상기 제1 및 제2비디오 정보 신호중 한 신호가 상기 캐패시터(26)에 인가될 때 상기와 같은 평균 전압 레벨로 상기 캐패시터(26)를 충전시키기 위한 회로 수단(57)으로서, 상기 회로 수단(57)은 상기 캐패시터(26)의 상기 제2단자가 접속되는 상기 트랜지스터(27)의 상기 제어(베이스)단자와 상기 전위(+V₁)원 사이에 직렬로 접속된 제1저항성 임피던스(61) 및 다이오드 접합부(60)를 구비하는 상기 캐패시터(26)용 보조 충전경로(60,61)를 포함하고, 상기 다이오드 접합부(60)는 상기 비디오 정보 신호가 상기 캐패시터(26)에 결합될 때 상기 등화 펄스가 부재중인 간격동안 상기 캐패시터(26)가 상기 다이오드 접합부(60)를 통해 충전되도록 전도되는, 상기 회로 수단(57)과; 상기 충전 경로(60,61)로부터 분리되고, 상기 캐패시터(26)의 제2단자에도 접속된 상기 트랜지스터(27)의 상기 제어(베이스) 단자와 기준 전위점 사이에 접속된 제2저항성 임피던스(28)를 포함하는 상기 캐패시터용 방전 경로(28)를 포함하는 것을 특징으로 하는 비디오 디스플레이 장치용 동기 펄스 분리기.