JP3608199B2 - Ｉｃ間のインターフェースシステム、及びｉｃ - Google Patents
Ｉｃ間のインターフェースシステム、及びｉｃ Download PDFInfo
- Publication number
- JP3608199B2 JP3608199B2 JP2001332014A JP2001332014A JP3608199B2 JP 3608199 B2 JP3608199 B2 JP 3608199B2 JP 2001332014 A JP2001332014 A JP 2001332014A JP 2001332014 A JP2001332014 A JP 2001332014A JP 3608199 B2 JP3608199 B2 JP 3608199B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- potential
- supply voltage
- input terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＦＤ（フロッピーディスク）、ＨＤ（ハードディスク）等の磁気記録駆動装置のディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステム、及びそのためのＩＣに関する。
【０００２】
【従来の技術】
従来から、ＦＤ、ＨＤ等の磁気記録駆動装置のディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間の標準的なインターフェース（以下、Ｉ／Ｆ）は、図４に示されるように構成されていた。
【０００３】
図４において、ディスクコントローラ用ＩＣ３１の電源電圧は、第３電位系Ｅ３（＝５ｖ）の電位と第２電位系（グランド電位系）Ｅｇｎｄの電位間の第２電源電圧Ｖ２（５ｖ）が用いられている。そして、出力トランジスタとしてＮ型のＭＯＳＦＥＴＱ１が、Ｉ／Ｆ出力端子Ｐ１とグランド電位Ｅｇｎｄ間に接続され、オープンドレイン形式とされている。なお、３３は、ＩＣ３１に内蔵されている他の回路であり、この図では第２電源電圧Ｖ２（５ｖ）で駆動されるように示されているが、他の電圧（例えば３ｖ）でもよい。
【０００４】
ディスクドライバ用ＩＣ３２の電源電圧は、第３電位系Ｅ３（＝５ｖ）の電位と第２電位系（グランド電位系）Ｅｇｎｄの電位間の第２電源電圧Ｖ２（５ｖ）が用いられている。第２電源電圧Ｖ２の５ｖは、ＩＣ３２の内部回路電圧がより低い電圧例えば３ｖである場合でも、標準Ｉ／Ｆ電圧として使用されている。
【０００５】
以下、ディスクコントローラ用ＩＣ３１やディスクドライバ用ＩＣ３２の電源電圧として、３ｖ系を、第１電位系Ｅ１（＝３ｖ）の電位とグランド電位系Ｅｇｎｄの電位間の第１電源電圧Ｖ１（＝３ｖ）とし、５ｖ系を、第３電位系Ｅ３（＝５ｖ）の電位とグランド電位系Ｅｇｎｄの電位間の第２電源電圧Ｖ２（＝５ｖ）とする。
【０００６】
図４で、５ｖの第３電源電位Ｅ３がプルアップ抵抗Ｒ１を介してＩ／Ｆ入力端子Ｐ２に接続され、又、バッファＢ１の入力に接続される。このバッファＢ１は、入力用バッファであり、その動作電源はバッファＢ１の出力を受ける回路の動作電源電圧が第１電源電圧Ｖ１（３ｖ）であるか第２電源電圧Ｖ２（５ｖ）であるかによって、第１電源電位Ｅ１或いは第３電源電位Ｅ３とグランド電位Ｖｇｎｄとにより与えられる。なお、図では、第２電源電圧Ｖ２が与えられるものとして記載している。ダイオードＤ１、Ｄ２は、過電圧保護用ダイオードであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる正負の異常電圧を第３電源電位Ｅ３やグランド電位Ｅｇｎｄに吸収する。なお、Ｒ２及びＲ３は、回路素子の保護抵抗であり、抵抗Ｒ２の抵抗値はプルアップ抵抗Ｒ１の抵抗値に比べて無視できる程度に小さく、また抵抗Ｒ２はバッファＢ１の入力に直列に入っているから入力電圧に影響しない。
【０００７】
この構成で、Ｉ／Ｆ出力端子Ｐ１とＩ／Ｆ入力端子Ｐ２が接続され、Ｎ型ＭＯＳＦＥＴＱ１が制御信号ＳＩＧに応じてオン又はオフされる。Ｎ型ＭＯＳＦＥＴＱ１がオンされるとバッファＢ１の入力は低電位になり、また逆に、Ｎ型ＭＯＳＦＥＴＱ１がオフされると第３電源電位Ｅ３にプルアップされバッファＢ１の入力は高電位になる。このようにして、ディスクコントローラ側の電源電圧が５ｖまたは３ｖのいずれであっても、ディスクドライバ側とのＩ／Ｆにおける電圧レベルが変換され、バッファＢ１の出力によりディスクドライバ側の内部回路が駆動される。なお、バッファＢ１の動作にヒステリシス特性を有している場合も多い。
【０００８】
しかし、最近、ディスクコントローラ側の出力回路に、１／２インチ高さのＦＤＤ（フロッピーディスク駆動装置）の標準的なＩ／Ｆ形式であるプッシュプル出力形式も用いられる場合が生じ、ディスクドライバ用ＩＣとしては図５のようにプッシュプル出力のＩ／Ｆ形式と接続される場合が出てきている。このプッシュプル出力形式を用いるようなディスクコントローラの電圧は、３ｖ系での仕様のものが多い。図５は、ディスクコントローラ側の出力形式がＣＭＯＳ形式の３ｖ系の場合における、ディスクコントローラ側とディスクドライバ側間のＩ／Ｆ構成を示す図である。
【０００９】
この図５において、ディスクコントローラ用ＩＣ４１には、３ｖ系の第１電源電圧Ｖ１が用いられる。第１電源電位Ｅ１とグランド電位Ｅｇｎｄ間にＰ型ＭＯＳＦＥＴＱ２とＮ型ＭＯＳＦＥＴＱ１の直列回路からなるＣＭＯＳ形式の出力回路が設けられている。ディスクドライバ用ＩＣ４２は従来のＩＣをそのまま用いることが多く、図４のＩＣ３２と同じである。
【００１０】
制御信号ＳＩＧに応じてＭＯＳＦＥＴＱ１，Ｑ２がオン／オフされる。Ｎ型ＭＯＳＦＥＴＱ１がオン、Ｐ型ＭＯＳＦＥＴＱ２がオフの状態では、図４の場合と同様であり、格別の問題はない。しかし、Ｎ型ＭＯＳＦＥＴＱ１がオフ、Ｐ型ＭＯＳＦＥＴＱ２がオンの場合には、Ｉ／Ｆ出力端子Ｐ１の電位、したがってバッファＢ１の入力電位は第１電源電位Ｅ１で約３ｖとなる。
【００１１】
この場合、ディスクドライバ側の第３電源電位Ｅ３からプルアップ抵抗Ｒ１等を通してディスクコントローラ側の第１電源電位Ｅ１に電流が流れ込むから、プルアップ抵抗Ｒ１に余分な電力消費が発生することになる。また、Ｐ型ＭＯＳＦＥＴＱ２がオンの状態で、ＩＣ４２の電源をオフした場合には、プルアップ抵抗Ｒ１またはダイオードＤ１を介して、ＩＣ４１からＩＣ４２に電源電圧が供給されてしまうという問題があった。
【００１２】
そこで、本発明は、ディスクコントローラ側の出力回路が、低電位のプッシュプル形式の出力回路構成である場合にも不要な流入電流をなくし、かつオープンドレイン形式の出力回路構成の場合にも兼用することができる磁気記録駆動装置におけるディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステム及びそのためのディスクドライバ用ＩＣを提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載のＩＣ間のインターフェースシステムは、第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１が両端間に印加され、制御信号ＳＩＧに応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子Ｐ１を有する第１ＩＣ１１と、
第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１を有し、入力信号が入力される入力端子Ｐ２と、この入力端子Ｐ２と前記第１電位系の電位Ｅ１との間に、プルアップ可能な極性に直列に接続されたダイオードＤ３とプルアップ抵抗Ｒ１と、前記第１電源電圧Ｖ１よりも高い第２電源電圧Ｖ２を動作電源電圧とする内部回路１４と、前記第１電源電圧Ｖ１を取り込むための電源端子Ｐ３と、前記入力端子Ｐ２の入力信号が入力され、前記内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１とを有する第２ＩＣ１２からなり、
前記出力端子Ｐ１と前記入力端子Ｐ２とが接続されることを特徴とする。
【００１４】
この請求項１記載のＩＣ間のインターフェースシステムによれば、第１ＩＣ（例、ディスクコントローラ）の出力回路が、プッシュプル形式の場合でも、第２ＩＣ（例、ディスクドライバ）の電位系を第１ＩＣの電位系と等しくしているから、従来のように、プルアップ抵抗（プルダウン抵抗を含む。以下、同じ）を通して第１ＩＣ側に余分な電流が流れることはなくなる。したがって、プルアップ抵抗は、余分な電流が流れないから、その熱容量や面積を小さくできる。また、第１ＩＣへの流入電流がなくなり、安定した動作が期待できる。
【００１５】
また、入力端子方向に導通可能な極性に直列に接続したダイオードとプルアップ抵抗とを設けているから、第２ＩＣの電源がオフされたり、その電位が低下しても第１ＩＣからの逆電流は流れない。また、内部回路１４は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を取り込むための電源端子Ｐ３を備えるから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００１６】
請求項２記載のＩＣ間のインターフェースシステムは、第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１が両端間に印加され、制御信号ＳＩＧに応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子Ｐ１を有する第１ＩＣ２１と、
第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１を有し、入力信号が入力される入力端子Ｐ２と、この入力端子Ｐ２と前記第１電位系の電位Ｅ１との間に、プルアップ可能な極性に直列に接続されたダイオードＤ３とプルアップ抵抗Ｒ１と、前記第１電源電圧Ｖ１よりも高い第２電源電圧Ｖ２を動作電源電圧とする内部回路２５と、前記第１電源電圧Ｖ１を前記第２電源電圧Ｖ２から形成する電圧調整回路ＲＥＧと、前記入力端子Ｐ２の入力信号が入力され、前記内部回路２５を駆動するための出力信号を発生するバッファ回路Ｂ１とを有する第２ＩＣ２２からなり、
前記出力端子Ｐ１と前記入力端子Ｐ２とが接続されることを特徴とする。
【００１７】
この請求項２のＩＣ間のインターフェースシステムによれば、請求項１におけると同様に逆電流は流れない。また、内部回路１４は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を電圧調整回路ＲＥＧで第２電源電圧Ｖ２から形成するから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００１８】
請求項３記載のＩＣ間のインターフェースシステムは、請求項１または２に記載のＩＣ間のインターフェースシステムにおいて、前記第２ＩＣは、前記入力端子Ｐ２と、前記第２電位系の電位Ｅｇｎｄとの間に、前記入力端子Ｐ２へ印加される前記第２電位系の電位Ｅｇｎｄよりも低い異常電圧を吸収するための保護用ダイオードＤ２を設けることを特徴とする。
【００１９】
この請求項３のＩＣ間のインターフェースシステムによれば、過電圧保護用ダイオードＤ２により、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収することができる。
【００２０】
請求項４記載のＩＣは、第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１を有し、入力信号が入力される入力端子Ｐ２と、この入力端子Ｐ２と前記第１電位系の電位Ｅ１との間に、プルアップ可能な極性に直列に接続されたダイオードＤ３とプルアップ抵抗Ｒ１と、前記第１電源電圧Ｖ１よりも高い第２電源電圧Ｖ２を動作電源電圧とする内部回路１４と、前記第１電源電圧Ｖ１を取り込むための電源端子Ｐ３と、前記入力端子Ｐ２の入力信号が入力され、前記内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１とを有することを特徴とする。
【００２１】
この請求項４記載のＩＣによれば、入力端子と第１電源電位系の電位との間に、入力端子方向に順方向接続されたダイオードとプルアップ抵抗とを有しているから、このＩＣとインターフェースされる他のＩＣ（例、ディスクコントローラ用ＩＣ）の出力回路が、プッシュプル形式の場合でも、オープンドレイン形式の場合でも、制御信号に応じて所望の動作が行われる。したがって、他のＩＣの出力回路構成が異なっても、兼用することができる。また、第１電源電圧Ｖ１を取り込むための電源端子Ｐ３を備えるから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００２２】
請求項５記載のＩＣは、第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１が両端間に印加され、制御信号ＳＩＧに応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子Ｐ１を有する第１ＩＣ２１と、
第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１を有し、入力信号が入力される入力端子Ｐ２と、この入力端子Ｐ２と前記第１電位系の電位Ｅ１との間に、プルアップ可能な極性に直列に接続されたダイオードＤ３とプルアップ抵抗Ｒ１と、前記第１電源電圧Ｖ１よりも高い第２電源電圧Ｖ２を動作電源電圧とする内部回路２５と、前記第１電源電圧Ｖ１を前記第２電源電圧Ｖ２から形成する電圧調整回路ＲＥＧと、前記入力端子Ｐ２の入力信号が入力され、前記内部回路２５を駆動するための出力信号を発生するバッファ回路Ｂ１とを有することを特徴とする。
【００２３】
この請求項５記載のＩＣによれば、請求項１におけると同様に他のＩＣの出力回路構成が異なっても、兼用することができる。また、内部回路２５は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を電圧調整回路ＲＥＧで第２電源電圧Ｖ２から形成するから、内部回路２５を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００２４】
請求項６記載のＩＣは、請求項４または５に記載のＩＣにおいて、前記入力端子Ｐ２と、前記第２電位系の電位Ｅｇｎｄとの間に、前記入力端子Ｐ２へ印加される前記第２電位系の電位Ｅｇｎｄよりも低い異常電圧を吸収するための保護用ダイオードＤ２を設けることを特徴とする。
【００２５】
この請求項６記載のＩＣによれば、過電圧保護用ダイオードＤ２により、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収することができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の磁気記録駆動装置のディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステム、及びそのためのＩＣの実施の形態について説明する。
【００２７】
図１は本発明の磁気記録駆動装置のディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステムと、そのシステムに用いられるディスクコントローラ用ＩＣ１１とディスクドライバ用ＩＣ１２を示す図である。
【００２８】
図１において、ディスクコントローラ用ＩＣ１１は、図５で説明したＩＣ４１と同じであり、３ｖ系の第１電源電圧Ｖ１が用いられる。そして、第１電源電位Ｅ１とグランド電位Ｅｇｎｄ間にＰ型ＭＯＳＦＥＴＱ２とＮ型ＭＯＳＦＥＴＱ１の直列回路からなるＣＭＯＳ形式のプッシュプル型出力回路が設けられている。なお、１３は、ＩＣ１１に内蔵されている他の回路であり、この図では第１電源電圧Ｖ１（３ｖ）で駆動されるように示されているが、他の電圧でもよい。
【００２９】
一方、ディスクドライバ用ＩＣ１２の入力回路には、ディスクコントローラ用ＩＣ１１と同じ３ｖ系の第１電源電圧Ｖ１が用いられる。そして、第１電源電位Ｅ１とＩ／Ｆ入力端子Ｐ２との間に、ダイオードＤ３がＩ／Ｆ入力端子Ｐ２の方向に電流が流れ得る方向（即ち、順方向）に、ポリシリコン等で構成されたプルアップ抵抗Ｒ１と直列に設けられている。ダイオードＤ２は、過電圧保護用ダイオードであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収する。Ｒ２及びＲ３は、図４で説明したと同様である。
【００３０】
また、ヒステリシス特性を有するバッファＢ１の動作電源電圧は、バッファＢ１の出力を受ける内部回路の動作電源電圧が第１電源電圧Ｖ１である場合には、第１電源電位Ｅ１とグランド電位Ｅｇｎｄにより与えられ、その閾値はほぼ第１電源電位Ｅ１とグランド電位Ｅｇｎｄの中間電位に設定されている。したがって、このバッファＢ１が通常のように、ＣＭＯＳ形式で構成されるときには、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴは、従来のように入力スレッショルド電圧Ｖｔｈを極端に低く設定しなければならない場合に比べて、その面積比をアンバランスにする必要がなく、最小サイズのＭＯＳＦＥＴを用いることができるから、ＩＣの内部レイアウトの省スペース化が図れる。なお、バッファＢ１の出力を受ける内部回路の動作電源電圧が第２電源電圧Ｖ２である場合には、バッファＢ１の動作電源電圧は第３電源電位Ｅ３とグランド電位Ｅｇｎｄにより与えられるようにすればよい。
【００３１】
なお、１４は、ＩＣ１２に内蔵されている他の回路であり、この図では第２電源電圧Ｖ２（５ｖ）で駆動されるように示されているが、他の電圧、例えば第１電源電圧Ｖ１（３ｖ）でもよい。回路１４の動作電圧が第２電源電圧Ｖ２（５ｖ）の場合には、ＩＣ１２に第１電源電圧Ｖ１（３ｖ）を外部から取り込むための電源端子Ｐ３を設けることになる。
【００３２】
次に、このインターフェースシステムにおいて、ディスクコントローラ用ＩＣ１１のＩ／Ｆ出力端子Ｐ１とディスクドライバ用ＩＣ１２のＩ／Ｆ入力端子Ｐ２とを接続した場合について説明する。
【００３３】
制御信号ＳＩＧがＨレベルで、Ｎ型ＭＯＳＦＥＴＱ１がオンすると、Ｎ型ＭＯＳＦＥＴＱ１のオン抵抗はプルアップ抵抗Ｒ１や保護抵抗Ｒ２に比べて十分に小さいので、Ｉ／Ｆ入力端子Ｐ２には低レベルの信号が入力され、バッファＢ１の入力スレッショルド電圧を十分に下回るので、バッファＢ１からは低レベルの出力が内部回路に供給される。
【００３４】
制御信号ＳＩＧがＬレベルで、Ｐ型ＭＯＳＦＥＴＱ２がオンすると、Ｉ／Ｆ入力端子Ｐ２には高レベル（Ｖ１＝３ｖ）が入力される。このとき、バッファＢ１の駆動電源電圧は第１電源電圧Ｖ１でありその入力スレッショルド電圧Ｖｔｈは十分低いので、バッファＢ１の閾値を十分に上回り、バッファＢ１からは高レベル出力が内部回路に供給される。
【００３５】
この実施の形態では、ディスクコントローラ用ＩＣ１１の第１電源電圧Ｖ１に合わせて、ディスクドライバ用ＩＣ１２の入力回路の電源電圧を等しくしているから、従来のように、プルアップ抵抗Ｒ１を通してディスクドライバ側からディスクコントローラ側に余分な電流が流れることはなくなる。したがって、プルアップ抵抗Ｒ１は、その熱容量や面積を小さくできる。また、Ｉ／Ｆ入力端子Ｐ２の方向に導通可能な極性に直列に接続したダイオードＤ３とプルアップ抵抗Ｒ１とを設けているから、例えディスクドライバ側の電位が低下してもディスクコントローラ側からの逆電流は流れない。
【００３６】
ダイオードＤ２は、過電圧保護用ダイオードであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収する。また、正の異常電圧を吸収するための専用のダイオードは設けられていないが、逆流防止用ダイオードＤ３のアバランシェ作用により、正の異常電圧はダイオードＤ３を介して第１電源電位Ｅ１に吸収される。
【００３７】
さらに、図１におけるディスクドライバ用ＩＣ１２は、ディスクコントローラ用ＩＣ１１がプッシュプル型出力回路を有するものの外、図２に示されるようなオープンドレイン型の出力回路を有するＩＣ１１Ａである場合にもそのまま適用することができる。この図２の構成は図４のＩＣ３１と同様のものである。
【００３８】
図２のＩ／Ｆ出力端子Ｐ１とＩ／Ｆ入力端子Ｐ２とが接続され、制御信号ＳＩＧに応じてＮ型ＭＯＳＦＥＴＱ１がオンされると、Ｉ／Ｆ入力端子Ｐ２の電位、即ちバッファＢ１の入力電位は低電位になる。逆に、Ｎ型ＭＯＳＦＥＴＱ１がオフされるとバッファＢ１の入力電位は、ダイオードＤ３及びプルアップ抵抗Ｒ１により第１電源電位Ｅ１−Ｖｆにプルアップされるので、バッファＢ１の入力電位は高レベルと判定される。なお、Ｖｆは、ダイオードＤ３の順方向降下電圧である。したがって、バッファＢ１は入力電位に応じて出力を発生し、ディスクドライバ用ＩＣ１２の内部回路が駆動される。
【００３９】
なお、ディスクコントローラ用ＩＣ１１Ａは、１端が第１電源電位Ｅ１に接続されたＰ型ＭＯＳＦＥＴによるオープンドレイン形式の出力形式の場合には、ディスクドライバ用ＩＣ１２においてプルダウンできるように、ダイオードＤ２、Ｄ３及び抵抗Ｒ１を逆の配置構成とすればよい。
【００４０】
このように、ＩＣ１２は、ディスクコントローラ用ＩＣ１１，１１Ａの出力回路が、プッシュプル形式の出力回路であっても、またオープンドレイン形式であっても、兼用して、ディスクコントローラ側とディスクドライバ側とのＩ／Ｆを取ることができる。
【００４１】
図３は、図１のインターフェースシステムと、そのシステムに用いられるディスクコントローラ用ＩＣ１１とディスクドライバ用ＩＣ１２において、ディスクドライバ用ＩＣ１２に電圧調整回路ＲＥＧを設けたものである。なお、２４は、ＩＣ１１に内蔵されている第１電源電圧Ｖ１（３ｖ）で駆動される他の回路であり、また、２５は、第２電源電圧Ｖ２（５ｖ）で駆動される他の回路である。
この電圧調整回路ＲＥＧ、他の回路２４，２５以外の点は、図１と同様である。
【００４２】
この電圧調整回路ＲＥＧは、第１電源電圧Ｖ１（３ｖ）を、第２電源電圧Ｖ２（５ｖ）から電圧調整して得るものである。この電圧調整回路ＲＥＧにより、第２電源電圧Ｖ２が変動したとしても、第１電源電圧Ｖ１を安定させることができる。これにより、バッファＢ１の入力特性を向上させることができる。
【００４３】
以上の実施の形態では、出力回路としてＭＯＳＦＥＴを用いることとして説明しているが、バイポーラトランジスタを使用することもできる。この場合、例えば、ＮＰＮ型バイポーラトランジスタを用いれば、オープンコレクタ出力となる。また、バッファＢ１は、ヒステリシス特性を有するものについて示しているが、その他の特性のものでも構わない。
【００４４】
また、以上の説明では、ディスクコントローラ用ＩＣからの制御信号に応じてディスクドライバ用ＩＣを制御するとととして説明したが、その逆に、ディスクドライバ用ＩＣからの制御信号に応じてディスクコントローラ用ＩＣを制御する場合にも、同様に適用することができる。
【００４５】
【発明の効果】
請求項１記載のＩＣ間のインターフェースシステムによれば、第１ＩＣ（例、ディスクコントローラ）の出力回路が、プッシュプル形式の場合でも、第２ＩＣ（例、ディスクドライバ）の電位系を第１ＩＣの電位系と等しくしているから、従来のように、プルアップ抵抗（プルダウン抵抗を含む。以下、同じ）を通して第１ＩＣ側に余分な電流が流れることはなくなる。したがって、プルアップ抵抗は、余分な電流が流れないから、その熱容量や面積を小さくできる。また、第１ＩＣへの流入電流がなくなり、安定した動作が期待できる。
【００４６】
また、入力端子方向に導通可能な極性に直列に接続したダイオードとプルアップ抵抗とを設けているから、第２ＩＣの電源がオフされたり、その電位が低下しても第１ＩＣからの逆電流は流れない。また、内部回路１４は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を取り込むための電源端子Ｐ３を備えるから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００４７】
請求項２のＩＣ間のインターフェースシステムによれば、請求項１におけると同様に逆電流は流れない。また、内部回路１４は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を電圧調整回路ＲＥＧで第２電源電圧Ｖ２から形成するから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００４８】
請求項３のＩＣ間のインターフェースシステムによれば、過電圧保護用ダイオードＤ２により、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収することができる。
【００４９】
請求項４記載のＩＣによれば、入力端子と第１電源電位系の電位との間に、入力端子方向に順方向接続されたダイオードとプルアップ抵抗とを有しているから、このＩＣとインターフェースされる他のＩＣ（例、ディスクコントローラ用ＩＣ）の出力回路が、プッシュプル形式の場合でも、オープンドレイン形式の場合でも、制御信号に応じて所望の動作が行われる。したがって、他のＩＣの出力回路構成が異なっても、兼用することができる。また、第１電源電圧Ｖ１を取り込むための電源端子Ｐ３を備えるから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００５０】
請求項５記載のＩＣによれば、請求項１におけると同様に他のＩＣの出力回路構成が異なっても、兼用することができる。また、内部回路２５は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を電圧調整回路ＲＥＧで第２電源電圧Ｖ２から形成するから、内部回路２５を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００５１】
請求項６記載のＩＣによれば、過電圧保護用ダイオードＤ２により、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るインターフェースシステムと、そのシステムに用いられるＩＣを示す図。
【図２】本発明のインターフェースシステムに用いられるＩＣを示す図。
【図３】本発明の他の実施の形態に係るインターフェースシステムと、そのシステムに用いられるＩＣを示す図。
【図４】従来のインターフェースシステムと、そのシステムに用いられるＩＣを示す図。
【図５】従来の他のインターフェースシステムと、そのシステムに用いられるＩＣを示す図。
【符号の説明】
１１、１１Ａ、２１、３１、４１ ディスクコントローラ用ＩＣ
１２、２２、３２、４２ ディスクドライバ用ＩＣ
１３、１３Ａ、１４、２３、２４，２５、３３、４３ 他の回路
Ｐ１ Ｉ／Ｆ出力端子
Ｐ２ Ｉ／Ｆ入力端子
Ｐ３ 電源入力端子
Ｖ１ 第１電源電圧（３ｖ）
Ｖ２ 第２電源電圧（５ｖ）
Ｅ１ 第１電源電位
Ｅｇｎｄ 第２電源電位（グランド電位）
Ｅ３ 第３電源電位
Ｒ１ プルアップ抵抗
Ｒ２、Ｒ３ 保護抵抗
Ｄ１、Ｄ２、Ｄ３ ダイオード
Ｂ１ バッファ
Ｑ１ Ｎ型ＭＯＳＦＥＴ
Ｑ２ Ｐ型ＭＯＳＦＥＴ
【発明の属する技術分野】
本発明は、ＦＤ（フロッピーディスク）、ＨＤ（ハードディスク）等の磁気記録駆動装置のディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステム、及びそのためのＩＣに関する。
【０００２】
【従来の技術】
従来から、ＦＤ、ＨＤ等の磁気記録駆動装置のディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間の標準的なインターフェース（以下、Ｉ／Ｆ）は、図４に示されるように構成されていた。
【０００３】
図４において、ディスクコントローラ用ＩＣ３１の電源電圧は、第３電位系Ｅ３（＝５ｖ）の電位と第２電位系（グランド電位系）Ｅｇｎｄの電位間の第２電源電圧Ｖ２（５ｖ）が用いられている。そして、出力トランジスタとしてＮ型のＭＯＳＦＥＴＱ１が、Ｉ／Ｆ出力端子Ｐ１とグランド電位Ｅｇｎｄ間に接続され、オープンドレイン形式とされている。なお、３３は、ＩＣ３１に内蔵されている他の回路であり、この図では第２電源電圧Ｖ２（５ｖ）で駆動されるように示されているが、他の電圧（例えば３ｖ）でもよい。
【０００４】
ディスクドライバ用ＩＣ３２の電源電圧は、第３電位系Ｅ３（＝５ｖ）の電位と第２電位系（グランド電位系）Ｅｇｎｄの電位間の第２電源電圧Ｖ２（５ｖ）が用いられている。第２電源電圧Ｖ２の５ｖは、ＩＣ３２の内部回路電圧がより低い電圧例えば３ｖである場合でも、標準Ｉ／Ｆ電圧として使用されている。
【０００５】
以下、ディスクコントローラ用ＩＣ３１やディスクドライバ用ＩＣ３２の電源電圧として、３ｖ系を、第１電位系Ｅ１（＝３ｖ）の電位とグランド電位系Ｅｇｎｄの電位間の第１電源電圧Ｖ１（＝３ｖ）とし、５ｖ系を、第３電位系Ｅ３（＝５ｖ）の電位とグランド電位系Ｅｇｎｄの電位間の第２電源電圧Ｖ２（＝５ｖ）とする。
【０００６】
図４で、５ｖの第３電源電位Ｅ３がプルアップ抵抗Ｒ１を介してＩ／Ｆ入力端子Ｐ２に接続され、又、バッファＢ１の入力に接続される。このバッファＢ１は、入力用バッファであり、その動作電源はバッファＢ１の出力を受ける回路の動作電源電圧が第１電源電圧Ｖ１（３ｖ）であるか第２電源電圧Ｖ２（５ｖ）であるかによって、第１電源電位Ｅ１或いは第３電源電位Ｅ３とグランド電位Ｖｇｎｄとにより与えられる。なお、図では、第２電源電圧Ｖ２が与えられるものとして記載している。ダイオードＤ１、Ｄ２は、過電圧保護用ダイオードであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる正負の異常電圧を第３電源電位Ｅ３やグランド電位Ｅｇｎｄに吸収する。なお、Ｒ２及びＲ３は、回路素子の保護抵抗であり、抵抗Ｒ２の抵抗値はプルアップ抵抗Ｒ１の抵抗値に比べて無視できる程度に小さく、また抵抗Ｒ２はバッファＢ１の入力に直列に入っているから入力電圧に影響しない。
【０００７】
この構成で、Ｉ／Ｆ出力端子Ｐ１とＩ／Ｆ入力端子Ｐ２が接続され、Ｎ型ＭＯＳＦＥＴＱ１が制御信号ＳＩＧに応じてオン又はオフされる。Ｎ型ＭＯＳＦＥＴＱ１がオンされるとバッファＢ１の入力は低電位になり、また逆に、Ｎ型ＭＯＳＦＥＴＱ１がオフされると第３電源電位Ｅ３にプルアップされバッファＢ１の入力は高電位になる。このようにして、ディスクコントローラ側の電源電圧が５ｖまたは３ｖのいずれであっても、ディスクドライバ側とのＩ／Ｆにおける電圧レベルが変換され、バッファＢ１の出力によりディスクドライバ側の内部回路が駆動される。なお、バッファＢ１の動作にヒステリシス特性を有している場合も多い。
【０００８】
しかし、最近、ディスクコントローラ側の出力回路に、１／２インチ高さのＦＤＤ（フロッピーディスク駆動装置）の標準的なＩ／Ｆ形式であるプッシュプル出力形式も用いられる場合が生じ、ディスクドライバ用ＩＣとしては図５のようにプッシュプル出力のＩ／Ｆ形式と接続される場合が出てきている。このプッシュプル出力形式を用いるようなディスクコントローラの電圧は、３ｖ系での仕様のものが多い。図５は、ディスクコントローラ側の出力形式がＣＭＯＳ形式の３ｖ系の場合における、ディスクコントローラ側とディスクドライバ側間のＩ／Ｆ構成を示す図である。
【０００９】
この図５において、ディスクコントローラ用ＩＣ４１には、３ｖ系の第１電源電圧Ｖ１が用いられる。第１電源電位Ｅ１とグランド電位Ｅｇｎｄ間にＰ型ＭＯＳＦＥＴＱ２とＮ型ＭＯＳＦＥＴＱ１の直列回路からなるＣＭＯＳ形式の出力回路が設けられている。ディスクドライバ用ＩＣ４２は従来のＩＣをそのまま用いることが多く、図４のＩＣ３２と同じである。
【００１０】
制御信号ＳＩＧに応じてＭＯＳＦＥＴＱ１，Ｑ２がオン／オフされる。Ｎ型ＭＯＳＦＥＴＱ１がオン、Ｐ型ＭＯＳＦＥＴＱ２がオフの状態では、図４の場合と同様であり、格別の問題はない。しかし、Ｎ型ＭＯＳＦＥＴＱ１がオフ、Ｐ型ＭＯＳＦＥＴＱ２がオンの場合には、Ｉ／Ｆ出力端子Ｐ１の電位、したがってバッファＢ１の入力電位は第１電源電位Ｅ１で約３ｖとなる。
【００１１】
この場合、ディスクドライバ側の第３電源電位Ｅ３からプルアップ抵抗Ｒ１等を通してディスクコントローラ側の第１電源電位Ｅ１に電流が流れ込むから、プルアップ抵抗Ｒ１に余分な電力消費が発生することになる。また、Ｐ型ＭＯＳＦＥＴＱ２がオンの状態で、ＩＣ４２の電源をオフした場合には、プルアップ抵抗Ｒ１またはダイオードＤ１を介して、ＩＣ４１からＩＣ４２に電源電圧が供給されてしまうという問題があった。
【００１２】
そこで、本発明は、ディスクコントローラ側の出力回路が、低電位のプッシュプル形式の出力回路構成である場合にも不要な流入電流をなくし、かつオープンドレイン形式の出力回路構成の場合にも兼用することができる磁気記録駆動装置におけるディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステム及びそのためのディスクドライバ用ＩＣを提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載のＩＣ間のインターフェースシステムは、第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１が両端間に印加され、制御信号ＳＩＧに応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子Ｐ１を有する第１ＩＣ１１と、
第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１を有し、入力信号が入力される入力端子Ｐ２と、この入力端子Ｐ２と前記第１電位系の電位Ｅ１との間に、プルアップ可能な極性に直列に接続されたダイオードＤ３とプルアップ抵抗Ｒ１と、前記第１電源電圧Ｖ１よりも高い第２電源電圧Ｖ２を動作電源電圧とする内部回路１４と、前記第１電源電圧Ｖ１を取り込むための電源端子Ｐ３と、前記入力端子Ｐ２の入力信号が入力され、前記内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１とを有する第２ＩＣ１２からなり、
前記出力端子Ｐ１と前記入力端子Ｐ２とが接続されることを特徴とする。
【００１４】
この請求項１記載のＩＣ間のインターフェースシステムによれば、第１ＩＣ（例、ディスクコントローラ）の出力回路が、プッシュプル形式の場合でも、第２ＩＣ（例、ディスクドライバ）の電位系を第１ＩＣの電位系と等しくしているから、従来のように、プルアップ抵抗（プルダウン抵抗を含む。以下、同じ）を通して第１ＩＣ側に余分な電流が流れることはなくなる。したがって、プルアップ抵抗は、余分な電流が流れないから、その熱容量や面積を小さくできる。また、第１ＩＣへの流入電流がなくなり、安定した動作が期待できる。
【００１５】
また、入力端子方向に導通可能な極性に直列に接続したダイオードとプルアップ抵抗とを設けているから、第２ＩＣの電源がオフされたり、その電位が低下しても第１ＩＣからの逆電流は流れない。また、内部回路１４は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を取り込むための電源端子Ｐ３を備えるから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００１６】
請求項２記載のＩＣ間のインターフェースシステムは、第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１が両端間に印加され、制御信号ＳＩＧに応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子Ｐ１を有する第１ＩＣ２１と、
第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１を有し、入力信号が入力される入力端子Ｐ２と、この入力端子Ｐ２と前記第１電位系の電位Ｅ１との間に、プルアップ可能な極性に直列に接続されたダイオードＤ３とプルアップ抵抗Ｒ１と、前記第１電源電圧Ｖ１よりも高い第２電源電圧Ｖ２を動作電源電圧とする内部回路２５と、前記第１電源電圧Ｖ１を前記第２電源電圧Ｖ２から形成する電圧調整回路ＲＥＧと、前記入力端子Ｐ２の入力信号が入力され、前記内部回路２５を駆動するための出力信号を発生するバッファ回路Ｂ１とを有する第２ＩＣ２２からなり、
前記出力端子Ｐ１と前記入力端子Ｐ２とが接続されることを特徴とする。
【００１７】
この請求項２のＩＣ間のインターフェースシステムによれば、請求項１におけると同様に逆電流は流れない。また、内部回路１４は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を電圧調整回路ＲＥＧで第２電源電圧Ｖ２から形成するから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００１８】
請求項３記載のＩＣ間のインターフェースシステムは、請求項１または２に記載のＩＣ間のインターフェースシステムにおいて、前記第２ＩＣは、前記入力端子Ｐ２と、前記第２電位系の電位Ｅｇｎｄとの間に、前記入力端子Ｐ２へ印加される前記第２電位系の電位Ｅｇｎｄよりも低い異常電圧を吸収するための保護用ダイオードＤ２を設けることを特徴とする。
【００１９】
この請求項３のＩＣ間のインターフェースシステムによれば、過電圧保護用ダイオードＤ２により、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収することができる。
【００２０】
請求項４記載のＩＣは、第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１を有し、入力信号が入力される入力端子Ｐ２と、この入力端子Ｐ２と前記第１電位系の電位Ｅ１との間に、プルアップ可能な極性に直列に接続されたダイオードＤ３とプルアップ抵抗Ｒ１と、前記第１電源電圧Ｖ１よりも高い第２電源電圧Ｖ２を動作電源電圧とする内部回路１４と、前記第１電源電圧Ｖ１を取り込むための電源端子Ｐ３と、前記入力端子Ｐ２の入力信号が入力され、前記内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１とを有することを特徴とする。
【００２１】
この請求項４記載のＩＣによれば、入力端子と第１電源電位系の電位との間に、入力端子方向に順方向接続されたダイオードとプルアップ抵抗とを有しているから、このＩＣとインターフェースされる他のＩＣ（例、ディスクコントローラ用ＩＣ）の出力回路が、プッシュプル形式の場合でも、オープンドレイン形式の場合でも、制御信号に応じて所望の動作が行われる。したがって、他のＩＣの出力回路構成が異なっても、兼用することができる。また、第１電源電圧Ｖ１を取り込むための電源端子Ｐ３を備えるから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００２２】
請求項５記載のＩＣは、第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１が両端間に印加され、制御信号ＳＩＧに応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子Ｐ１を有する第１ＩＣ２１と、
第１電位系の電位Ｅ１と第２電位系の電位Ｅｇｎｄ間の第１電源電圧Ｖ１を有し、入力信号が入力される入力端子Ｐ２と、この入力端子Ｐ２と前記第１電位系の電位Ｅ１との間に、プルアップ可能な極性に直列に接続されたダイオードＤ３とプルアップ抵抗Ｒ１と、前記第１電源電圧Ｖ１よりも高い第２電源電圧Ｖ２を動作電源電圧とする内部回路２５と、前記第１電源電圧Ｖ１を前記第２電源電圧Ｖ２から形成する電圧調整回路ＲＥＧと、前記入力端子Ｐ２の入力信号が入力され、前記内部回路２５を駆動するための出力信号を発生するバッファ回路Ｂ１とを有することを特徴とする。
【００２３】
この請求項５記載のＩＣによれば、請求項１におけると同様に他のＩＣの出力回路構成が異なっても、兼用することができる。また、内部回路２５は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を電圧調整回路ＲＥＧで第２電源電圧Ｖ２から形成するから、内部回路２５を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００２４】
請求項６記載のＩＣは、請求項４または５に記載のＩＣにおいて、前記入力端子Ｐ２と、前記第２電位系の電位Ｅｇｎｄとの間に、前記入力端子Ｐ２へ印加される前記第２電位系の電位Ｅｇｎｄよりも低い異常電圧を吸収するための保護用ダイオードＤ２を設けることを特徴とする。
【００２５】
この請求項６記載のＩＣによれば、過電圧保護用ダイオードＤ２により、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収することができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の磁気記録駆動装置のディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステム、及びそのためのＩＣの実施の形態について説明する。
【００２７】
図１は本発明の磁気記録駆動装置のディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステムと、そのシステムに用いられるディスクコントローラ用ＩＣ１１とディスクドライバ用ＩＣ１２を示す図である。
【００２８】
図１において、ディスクコントローラ用ＩＣ１１は、図５で説明したＩＣ４１と同じであり、３ｖ系の第１電源電圧Ｖ１が用いられる。そして、第１電源電位Ｅ１とグランド電位Ｅｇｎｄ間にＰ型ＭＯＳＦＥＴＱ２とＮ型ＭＯＳＦＥＴＱ１の直列回路からなるＣＭＯＳ形式のプッシュプル型出力回路が設けられている。なお、１３は、ＩＣ１１に内蔵されている他の回路であり、この図では第１電源電圧Ｖ１（３ｖ）で駆動されるように示されているが、他の電圧でもよい。
【００２９】
一方、ディスクドライバ用ＩＣ１２の入力回路には、ディスクコントローラ用ＩＣ１１と同じ３ｖ系の第１電源電圧Ｖ１が用いられる。そして、第１電源電位Ｅ１とＩ／Ｆ入力端子Ｐ２との間に、ダイオードＤ３がＩ／Ｆ入力端子Ｐ２の方向に電流が流れ得る方向（即ち、順方向）に、ポリシリコン等で構成されたプルアップ抵抗Ｒ１と直列に設けられている。ダイオードＤ２は、過電圧保護用ダイオードであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収する。Ｒ２及びＲ３は、図４で説明したと同様である。
【００３０】
また、ヒステリシス特性を有するバッファＢ１の動作電源電圧は、バッファＢ１の出力を受ける内部回路の動作電源電圧が第１電源電圧Ｖ１である場合には、第１電源電位Ｅ１とグランド電位Ｅｇｎｄにより与えられ、その閾値はほぼ第１電源電位Ｅ１とグランド電位Ｅｇｎｄの中間電位に設定されている。したがって、このバッファＢ１が通常のように、ＣＭＯＳ形式で構成されるときには、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴは、従来のように入力スレッショルド電圧Ｖｔｈを極端に低く設定しなければならない場合に比べて、その面積比をアンバランスにする必要がなく、最小サイズのＭＯＳＦＥＴを用いることができるから、ＩＣの内部レイアウトの省スペース化が図れる。なお、バッファＢ１の出力を受ける内部回路の動作電源電圧が第２電源電圧Ｖ２である場合には、バッファＢ１の動作電源電圧は第３電源電位Ｅ３とグランド電位Ｅｇｎｄにより与えられるようにすればよい。
【００３１】
なお、１４は、ＩＣ１２に内蔵されている他の回路であり、この図では第２電源電圧Ｖ２（５ｖ）で駆動されるように示されているが、他の電圧、例えば第１電源電圧Ｖ１（３ｖ）でもよい。回路１４の動作電圧が第２電源電圧Ｖ２（５ｖ）の場合には、ＩＣ１２に第１電源電圧Ｖ１（３ｖ）を外部から取り込むための電源端子Ｐ３を設けることになる。
【００３２】
次に、このインターフェースシステムにおいて、ディスクコントローラ用ＩＣ１１のＩ／Ｆ出力端子Ｐ１とディスクドライバ用ＩＣ１２のＩ／Ｆ入力端子Ｐ２とを接続した場合について説明する。
【００３３】
制御信号ＳＩＧがＨレベルで、Ｎ型ＭＯＳＦＥＴＱ１がオンすると、Ｎ型ＭＯＳＦＥＴＱ１のオン抵抗はプルアップ抵抗Ｒ１や保護抵抗Ｒ２に比べて十分に小さいので、Ｉ／Ｆ入力端子Ｐ２には低レベルの信号が入力され、バッファＢ１の入力スレッショルド電圧を十分に下回るので、バッファＢ１からは低レベルの出力が内部回路に供給される。
【００３４】
制御信号ＳＩＧがＬレベルで、Ｐ型ＭＯＳＦＥＴＱ２がオンすると、Ｉ／Ｆ入力端子Ｐ２には高レベル（Ｖ１＝３ｖ）が入力される。このとき、バッファＢ１の駆動電源電圧は第１電源電圧Ｖ１でありその入力スレッショルド電圧Ｖｔｈは十分低いので、バッファＢ１の閾値を十分に上回り、バッファＢ１からは高レベル出力が内部回路に供給される。
【００３５】
この実施の形態では、ディスクコントローラ用ＩＣ１１の第１電源電圧Ｖ１に合わせて、ディスクドライバ用ＩＣ１２の入力回路の電源電圧を等しくしているから、従来のように、プルアップ抵抗Ｒ１を通してディスクドライバ側からディスクコントローラ側に余分な電流が流れることはなくなる。したがって、プルアップ抵抗Ｒ１は、その熱容量や面積を小さくできる。また、Ｉ／Ｆ入力端子Ｐ２の方向に導通可能な極性に直列に接続したダイオードＤ３とプルアップ抵抗Ｒ１とを設けているから、例えディスクドライバ側の電位が低下してもディスクコントローラ側からの逆電流は流れない。
【００３６】
ダイオードＤ２は、過電圧保護用ダイオードであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収する。また、正の異常電圧を吸収するための専用のダイオードは設けられていないが、逆流防止用ダイオードＤ３のアバランシェ作用により、正の異常電圧はダイオードＤ３を介して第１電源電位Ｅ１に吸収される。
【００３７】
さらに、図１におけるディスクドライバ用ＩＣ１２は、ディスクコントローラ用ＩＣ１１がプッシュプル型出力回路を有するものの外、図２に示されるようなオープンドレイン型の出力回路を有するＩＣ１１Ａである場合にもそのまま適用することができる。この図２の構成は図４のＩＣ３１と同様のものである。
【００３８】
図２のＩ／Ｆ出力端子Ｐ１とＩ／Ｆ入力端子Ｐ２とが接続され、制御信号ＳＩＧに応じてＮ型ＭＯＳＦＥＴＱ１がオンされると、Ｉ／Ｆ入力端子Ｐ２の電位、即ちバッファＢ１の入力電位は低電位になる。逆に、Ｎ型ＭＯＳＦＥＴＱ１がオフされるとバッファＢ１の入力電位は、ダイオードＤ３及びプルアップ抵抗Ｒ１により第１電源電位Ｅ１−Ｖｆにプルアップされるので、バッファＢ１の入力電位は高レベルと判定される。なお、Ｖｆは、ダイオードＤ３の順方向降下電圧である。したがって、バッファＢ１は入力電位に応じて出力を発生し、ディスクドライバ用ＩＣ１２の内部回路が駆動される。
【００３９】
なお、ディスクコントローラ用ＩＣ１１Ａは、１端が第１電源電位Ｅ１に接続されたＰ型ＭＯＳＦＥＴによるオープンドレイン形式の出力形式の場合には、ディスクドライバ用ＩＣ１２においてプルダウンできるように、ダイオードＤ２、Ｄ３及び抵抗Ｒ１を逆の配置構成とすればよい。
【００４０】
このように、ＩＣ１２は、ディスクコントローラ用ＩＣ１１，１１Ａの出力回路が、プッシュプル形式の出力回路であっても、またオープンドレイン形式であっても、兼用して、ディスクコントローラ側とディスクドライバ側とのＩ／Ｆを取ることができる。
【００４１】
図３は、図１のインターフェースシステムと、そのシステムに用いられるディスクコントローラ用ＩＣ１１とディスクドライバ用ＩＣ１２において、ディスクドライバ用ＩＣ１２に電圧調整回路ＲＥＧを設けたものである。なお、２４は、ＩＣ１１に内蔵されている第１電源電圧Ｖ１（３ｖ）で駆動される他の回路であり、また、２５は、第２電源電圧Ｖ２（５ｖ）で駆動される他の回路である。
この電圧調整回路ＲＥＧ、他の回路２４，２５以外の点は、図１と同様である。
【００４２】
この電圧調整回路ＲＥＧは、第１電源電圧Ｖ１（３ｖ）を、第２電源電圧Ｖ２（５ｖ）から電圧調整して得るものである。この電圧調整回路ＲＥＧにより、第２電源電圧Ｖ２が変動したとしても、第１電源電圧Ｖ１を安定させることができる。これにより、バッファＢ１の入力特性を向上させることができる。
【００４３】
以上の実施の形態では、出力回路としてＭＯＳＦＥＴを用いることとして説明しているが、バイポーラトランジスタを使用することもできる。この場合、例えば、ＮＰＮ型バイポーラトランジスタを用いれば、オープンコレクタ出力となる。また、バッファＢ１は、ヒステリシス特性を有するものについて示しているが、その他の特性のものでも構わない。
【００４４】
また、以上の説明では、ディスクコントローラ用ＩＣからの制御信号に応じてディスクドライバ用ＩＣを制御するとととして説明したが、その逆に、ディスクドライバ用ＩＣからの制御信号に応じてディスクコントローラ用ＩＣを制御する場合にも、同様に適用することができる。
【００４５】
【発明の効果】
請求項１記載のＩＣ間のインターフェースシステムによれば、第１ＩＣ（例、ディスクコントローラ）の出力回路が、プッシュプル形式の場合でも、第２ＩＣ（例、ディスクドライバ）の電位系を第１ＩＣの電位系と等しくしているから、従来のように、プルアップ抵抗（プルダウン抵抗を含む。以下、同じ）を通して第１ＩＣ側に余分な電流が流れることはなくなる。したがって、プルアップ抵抗は、余分な電流が流れないから、その熱容量や面積を小さくできる。また、第１ＩＣへの流入電流がなくなり、安定した動作が期待できる。
【００４６】
また、入力端子方向に導通可能な極性に直列に接続したダイオードとプルアップ抵抗とを設けているから、第２ＩＣの電源がオフされたり、その電位が低下しても第１ＩＣからの逆電流は流れない。また、内部回路１４は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を取り込むための電源端子Ｐ３を備えるから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００４７】
請求項２のＩＣ間のインターフェースシステムによれば、請求項１におけると同様に逆電流は流れない。また、内部回路１４は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を電圧調整回路ＲＥＧで第２電源電圧Ｖ２から形成するから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００４８】
請求項３のＩＣ間のインターフェースシステムによれば、過電圧保護用ダイオードＤ２により、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収することができる。
【００４９】
請求項４記載のＩＣによれば、入力端子と第１電源電位系の電位との間に、入力端子方向に順方向接続されたダイオードとプルアップ抵抗とを有しているから、このＩＣとインターフェースされる他のＩＣ（例、ディスクコントローラ用ＩＣ）の出力回路が、プッシュプル形式の場合でも、オープンドレイン形式の場合でも、制御信号に応じて所望の動作が行われる。したがって、他のＩＣの出力回路構成が異なっても、兼用することができる。また、第１電源電圧Ｖ１を取り込むための電源端子Ｐ３を備えるから、内部回路１４を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００５０】
請求項５記載のＩＣによれば、請求項１におけると同様に他のＩＣの出力回路構成が異なっても、兼用することができる。また、内部回路２５は、第２ＩＣ本来の高い第２電源電圧Ｖ２を動作電源電圧として動作できる。また、第１電源電圧Ｖ１を電圧調整回路ＲＥＧで第２電源電圧Ｖ２から形成するから、内部回路２５を駆動するための出力信号を発生するバッファ回路Ｂ１を、低い第１電源電圧Ｖ１で駆動することができる。したがって、バッファの駆動電源が、インターフェースの電源電圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッショルド電圧をほぼ中点電位に設定できる。したがって、バッファの構成を簡単にでき、省スペース化することができる。
【００５１】
請求項６記載のＩＣによれば、過電圧保護用ダイオードＤ２により、Ｉ／Ｆ入力端子Ｐ２に印加される静電気などによる負の異常電圧をグランド電位Ｅｇｎｄに吸収することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るインターフェースシステムと、そのシステムに用いられるＩＣを示す図。
【図２】本発明のインターフェースシステムに用いられるＩＣを示す図。
【図３】本発明の他の実施の形態に係るインターフェースシステムと、そのシステムに用いられるＩＣを示す図。
【図４】従来のインターフェースシステムと、そのシステムに用いられるＩＣを示す図。
【図５】従来の他のインターフェースシステムと、そのシステムに用いられるＩＣを示す図。
【符号の説明】
１１、１１Ａ、２１、３１、４１ ディスクコントローラ用ＩＣ
１２、２２、３２、４２ ディスクドライバ用ＩＣ
１３、１３Ａ、１４、２３、２４，２５、３３、４３ 他の回路
Ｐ１ Ｉ／Ｆ出力端子
Ｐ２ Ｉ／Ｆ入力端子
Ｐ３ 電源入力端子
Ｖ１ 第１電源電圧（３ｖ）
Ｖ２ 第２電源電圧（５ｖ）
Ｅ１ 第１電源電位
Ｅｇｎｄ 第２電源電位（グランド電位）
Ｅ３ 第３電源電位
Ｒ１ プルアップ抵抗
Ｒ２、Ｒ３ 保護抵抗
Ｄ１、Ｄ２、Ｄ３ ダイオード
Ｂ１ バッファ
Ｑ１ Ｎ型ＭＯＳＦＥＴ
Ｑ２ Ｐ型ＭＯＳＦＥＴ
Claims (6)
- 第１電位系の電位と第２電位系の電位間の第１電源電圧が両端間に印加され、制御信号に応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子を有する第１ＩＣと、
第１電位系の電位と第２電位系の電位間の第１電源電圧を有し、入力信号が入力される入力端子と、この入力端子と前記第１電位系の電位との間に、プルアップ可能な極性に直列に接続されたダイオードとプルアップ抵抗と、前記第１電源電圧よりも高い第２電源電圧を動作電源電圧とする内部回路と、前記第１電源電圧を取り込むための電源端子と、前記入力端子の入力信号が入力され、前記内部回路を駆動するための出力信号を発生するバッファ回路とを有する第２ＩＣからなり、
前記出力端子と前記入力端子とが接続されることを特徴とする、ＩＣ間のインターフェースシステム。 - 第１電位系の電位と第２電位系の電位間の第１電源電圧が両端間に印加され、制御信号に応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子を有する第１ＩＣと、
第１電位系の電位と第２電位系の電位間の第１電源電圧を有し、入力信号が入力される入力端子と、この入力端子と前記第１電位系の電位との間に、プルアップ可能な極性に直列に接続されたダイオードとプルアップ抵抗と、前記第１電源電圧よりも高い第２電源電圧を動作電源電圧とする内部回路と、前記第１電源電圧を前記第２電源電圧から形成する電圧調整回路と、前記入力端子の入力信号が入力され、前記内部回路を駆動するための出力信号を発生するバッファ回路とを有する第２ＩＣからなり、
前記出力端子と前記入力端子とが接続されることを特徴とする、ＩＣ間のインターフェースシステム。 - 前記第２ＩＣは、前記入力端子と、前記第２電位系の電位との間に、前記入力端子へ印加される前記第２電位系の電位よりも低い異常電圧を吸収するための保護用ダイオードを設けることを特徴とする、請求項１または２に記載のＩＣ間のインターフェースシステム。
- 第１電位系の電位と第２電位系の電位間の第１電源電圧を有し、入力信号が入力される入力端子と、この入力端子と前記第１電位系の電位との間に、プルアップ可能な極性に直列に接続されたダイオードとプルアップ抵抗と、前記第１電源電圧よりも高い第２電源電圧を動作電源電圧とする内部回路と、前記第１電源電圧を取り込むための電源端子と、前記入力端子の入力信号が入力され、前記内部回路を駆動するための出力信号を発生するバッファ回路とを有することを特徴とするＩＣ。
- 第１電位系の電位と第２電位系の電位間の第１電源電圧が両端間に印加され、制御信号に応じてオン／オフ制御されるプッシュプル形式の出力回路と、その出力信号を出力する出力端子を有する第１ＩＣと、
第１電位系の電位と第２電位系の電位間の第１電源電圧を有し、入力信号が入力される入力端子と、この入力端子と前記第１電位系の電位との間に、プルアップ可能な極性に直列に接続されたダイオードとプルアップ抵抗と、前記第１電源電圧よりも高い第２電源電圧を動作電源電圧とする内部回路と、前記第１電源電圧を前記第２電源電圧から形成する電圧調整回路と、前記入力端子の入力信号が入力され、前記内部回路を駆動するための出力信号を発生するバッファ回路とを有することを特徴とするＩＣ。 - 前記入力端子と、前記第２電位系の電位との間に、前記入力端子へ印加される前記第２電位系の電位よりも低い異常電圧を吸収するための保護用ダイオードを設けることを特徴とする、請求項４または５に記載のＩＣ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332014A JP3608199B2 (ja) | 2001-10-30 | 2001-10-30 | Ｉｃ間のインターフェースシステム、及びｉｃ |
| US10/274,012 US7042270B2 (en) | 2001-10-30 | 2002-10-18 | Interface system between controller IC and driver IC, and IC suitable for such interface system |
| US11/370,506 US20060152271A1 (en) | 2001-10-30 | 2006-03-07 | Interface system between controller IC and driver IC, and IC suitable for such interface system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332014A JP3608199B2 (ja) | 2001-10-30 | 2001-10-30 | Ｉｃ間のインターフェースシステム、及びｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133944A JP2003133944A (ja) | 2003-05-09 |
| JP3608199B2 true JP3608199B2 (ja) | 2005-01-05 |
Family
ID=19147498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332014A Expired - Fee Related JP3608199B2 (ja) | 2001-10-30 | 2001-10-30 | Ｉｃ間のインターフェースシステム、及びｉｃ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7042270B2 (ja) |
| JP (1) | JP3608199B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4167201B2 (ja) * | 2004-04-21 | 2008-10-15 | 株式会社日立製作所 | 周波数出力回路 |
| US20060119380A1 (en) * | 2004-12-07 | 2006-06-08 | Jason Gonzalez | Integrated circuit input/output signal termination with reduced power dissipation |
| JP2006310512A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| US7912439B2 (en) * | 2005-11-25 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and operating method thereof |
| JP4638939B2 (ja) * | 2006-03-31 | 2011-02-23 | 富士通株式会社 | 閾値補正回路，回路および閾値補正機能付き回路基板 |
| JP2008078929A (ja) * | 2006-09-20 | 2008-04-03 | Kenwood Corp | インターフェース回路 |
| JP4893404B2 (ja) * | 2007-03-26 | 2012-03-07 | 住友電気工業株式会社 | 光データリンク |
| JP2009188790A (ja) * | 2008-02-07 | 2009-08-20 | Spansion Llc | 出力バッファ回路 |
| KR101214216B1 (ko) | 2010-11-03 | 2012-12-20 | 주식회사 현대케피코 | 배터리 관리 시스템의 스탠바이 모드 진입 장치 및 방법 |
| US8390360B2 (en) * | 2011-01-12 | 2013-03-05 | Advanced Micro Devices, Inc. | Electronic component protection power supply clamp circuit |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301379A (en) * | 1979-10-17 | 1981-11-17 | Ncr Corporation | Latching Schmitt trigger circuit |
| JPS5897723A (ja) * | 1981-12-07 | 1983-06-10 | Toshiba Corp | インタフエ−ス回路 |
| JPS5979662A (ja) * | 1982-10-28 | 1984-05-08 | Toshiba Corp | インタフエイス回路 |
| US4656373A (en) * | 1984-11-26 | 1987-04-07 | Rca Corporation | High-speed voltage level shift circuit |
| US4763184A (en) * | 1985-04-30 | 1988-08-09 | Waferscale Integration, Inc. | Input circuit for protecting against damage caused by electrostatic discharge |
| US4745477A (en) * | 1986-07-07 | 1988-05-17 | Rca Corporation | Antijitter arrangement for synchronizing pulse separator |
| JPH01215118A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 半導体集積回路 |
| US5124877A (en) * | 1989-07-18 | 1992-06-23 | Gazelle Microcircuits, Inc. | Structure for providing electrostatic discharge protection |
| JPH05259879A (ja) * | 1991-03-15 | 1993-10-08 | Hitachi Ltd | 入出力バッファ |
| KR950007572B1 (ko) * | 1992-03-31 | 1995-07-12 | 삼성전자주식회사 | Esd 보호장치 |
| JP3006320B2 (ja) * | 1992-10-21 | 2000-02-07 | モトローラ株式会社 | 高効率ドライバ−を有する電圧変換回路 |
| US5483152A (en) * | 1993-01-12 | 1996-01-09 | United Memories, Inc. | Wide range power supply for integrated circuits |
| JP2724104B2 (ja) * | 1994-02-04 | 1998-03-09 | 川崎製鉄株式会社 | プログラマブル入力回路 |
| US5745381A (en) * | 1994-06-27 | 1998-04-28 | Matsushita Electric Industrial | Apparatus and method for evaluating operability of appliances and an apparatus for improving the operability of the appliances |
| WO1997010615A1 (en) * | 1995-09-11 | 1997-03-20 | Analog Devices, Inc. (Adi) | Electrostatic discharge protection network and method |
| JPH09116418A (ja) * | 1995-10-20 | 1997-05-02 | Hitachi Ltd | 出力バッファ回路 |
| US5903184A (en) * | 1995-12-19 | 1999-05-11 | Rohm Co., Ltd. | Semiconductor device having protection circuit |
| US5754381A (en) * | 1997-02-04 | 1998-05-19 | Industrial Technology Research Institute | Output ESD protection with high-current-triggered lateral SCR |
| TW421874B (en) * | 1998-01-09 | 2001-02-11 | Winbond Electronics Corp | Integrated structure for output buffer and silicon controlled rectifier |
| US6005432A (en) * | 1998-04-01 | 1999-12-21 | S3 Incorporated | Voltage level shift system and method |
| US6369427B1 (en) * | 1998-11-03 | 2002-04-09 | Vlsi, Technology, Inc. | Integrated circuitry, interface circuit of an integrated circuit device, and cascode circuitry |
| US6144542A (en) * | 1998-12-15 | 2000-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD bus lines in CMOS IC's for whole-chip ESD protection |
| JP2000216833A (ja) * | 1999-01-25 | 2000-08-04 | Hitachi Ltd | 受信回路インタフェ―ス |
| US6411122B1 (en) * | 2000-10-27 | 2002-06-25 | Intel Corporation | Apparatus and method for dynamic on-die termination in an open-drain bus architecture system |
| DE10120672C2 (de) * | 2001-04-27 | 2003-03-20 | Infineon Technologies Ag | Datenregister mit integrierter Signalpegelwandlung |
| US6611025B2 (en) * | 2001-09-05 | 2003-08-26 | Winbond Electronics Corp. | Apparatus and method for improved power bus ESD protection |
| US6873203B1 (en) * | 2003-10-20 | 2005-03-29 | Tyco Electronics Corporation | Integrated device providing current-regulated charge pump driver with capacitor-proportional current |
-
2001
- 2001-10-30 JP JP2001332014A patent/JP3608199B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-18 US US10/274,012 patent/US7042270B2/en not_active Expired - Lifetime
-
2006
- 2006-03-07 US US11/370,506 patent/US20060152271A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030080797A1 (en) | 2003-05-01 |
| US20060152271A1 (en) | 2006-07-13 |
| US7042270B2 (en) | 2006-05-09 |
| JP2003133944A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618829B2 (ja) | ノイズの影響を受けないリセット優先レベルシフト回路 | |
| JP3799341B2 (ja) | ゲート駆動回路及び半導体装置 | |
| US7457092B2 (en) | Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost | |
| EP0973261B1 (en) | Active pullup circuitry for open-drain signals | |
| US20050168264A1 (en) | Integrated circuit | |
| US7705638B2 (en) | Switching control circuit with reduced dead time | |
| JPH11274911A (ja) | 耐電圧性出力バッファ | |
| KR101794997B1 (ko) | 절연 게이트 드라이버 및 그를 포함하는 전력 소자 구동 시스템 | |
| US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
| US20060152271A1 (en) | Interface system between controller IC and driver IC, and IC suitable for such interface system | |
| US20050127953A1 (en) | 5 Volt tolerant IO scheme using low-voltage devices | |
| JPH08162941A (ja) | 出力回路装置 | |
| JPH06177665A (ja) | 集積回路入力を所定状態にプルアップする回路 | |
| JP3400294B2 (ja) | プル・アップ回路及び半導体装置 | |
| JP3836719B2 (ja) | レベル変換回路 | |
| US20050110553A1 (en) | Level shifter | |
| JP4641660B2 (ja) | レベルシフト回路 | |
| JP2008219664A (ja) | スイッチング回路 | |
| US20040245572A1 (en) | Semiconductor integrated circuit device and cellular terminal using the same | |
| JP3779509B2 (ja) | 半導体集積回路の出力回路 | |
| JP4467150B2 (ja) | 駆動回路 | |
| US6766395B1 (en) | Extended common mode differential driver | |
| EP1389833B1 (en) | Method and circuit for reducing hot-carrier injection stress | |
| JP4473293B2 (ja) | 半導体装置の入出力回路 | |
| JP3549493B2 (ja) | 信号伝送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040922 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |