JP2003133944A - Ｉｃ間のインターフェースシステム、及びｉｃ - Google Patents
Ｉｃ間のインターフェースシステム、及びｉｃInfo
- Publication number
- JP2003133944A JP2003133944A JP2001332014A JP2001332014A JP2003133944A JP 2003133944 A JP2003133944 A JP 2003133944A JP 2001332014 A JP2001332014 A JP 2001332014A JP 2001332014 A JP2001332014 A JP 2001332014A JP 2003133944 A JP2003133944 A JP 2003133944A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power supply
- supply voltage
- pull
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 磁気記録駆動装置におけるディスクコントロ
ーラ用ＩＣとディスクドライバ用ＩＣ間のインターフェ
ースシステムにおいて、ディスクコントローラ側の出力
回路が、低電位のプッシュプル形式の出力回路構成であ
る場合にも不要な流入電流をなくし、かつオープンドレ
イン形式の出力回路構成の場合にも兼用可能にするこ
と。 【解決手段】 ディスクコントローラ用ＩＣ１１に、第
１電源電圧Ｖ１（３ｖ）により駆動され、制御信号に応
じてオン／オフ制御されるプッシュプル形式の出力回路
とその出力端子Ｐ１を設ける。一方、ディスクドライバ
用ＩＣ１２に、出力端子Ｐ１と接続される入力端子Ｐ２
とこの入力端子と第１電源電圧の高電位との間にプルア
ップ抵抗Ｒ１及びダイオードＤ３を直列に備える。ま
た、ディスクコントローラの出力回路がオープンドレイ
ン形式の場合にも兼用できる。
ーラ用ＩＣとディスクドライバ用ＩＣ間のインターフェ
ースシステムにおいて、ディスクコントローラ側の出力
回路が、低電位のプッシュプル形式の出力回路構成であ
る場合にも不要な流入電流をなくし、かつオープンドレ
イン形式の出力回路構成の場合にも兼用可能にするこ
と。 【解決手段】 ディスクコントローラ用ＩＣ１１に、第
１電源電圧Ｖ１（３ｖ）により駆動され、制御信号に応
じてオン／オフ制御されるプッシュプル形式の出力回路
とその出力端子Ｐ１を設ける。一方、ディスクドライバ
用ＩＣ１２に、出力端子Ｐ１と接続される入力端子Ｐ２
とこの入力端子と第１電源電圧の高電位との間にプルア
ップ抵抗Ｒ１及びダイオードＤ３を直列に備える。ま
た、ディスクコントローラの出力回路がオープンドレイ
ン形式の場合にも兼用できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＦＤ（フロッピー
（登録商標）ディスク）、ＨＤ（ハードディスク）等の
磁気記録駆動装置のディスクコントローラ用ＩＣとディ
スクドライバ用ＩＣ間のインターフェースシステム、及
びそのためのＩＣに関する。
（登録商標）ディスク）、ＨＤ（ハードディスク）等の
磁気記録駆動装置のディスクコントローラ用ＩＣとディ
スクドライバ用ＩＣ間のインターフェースシステム、及
びそのためのＩＣに関する。
【０００２】
【従来の技術】従来から、ＦＤ、ＨＤ等の磁気記録駆動
装置のディスクコントローラ用ＩＣとディスクドライバ
用ＩＣ間の標準的なインターフェース（以下、Ｉ／Ｆ）
は、図４に示されるように構成されていた。
装置のディスクコントローラ用ＩＣとディスクドライバ
用ＩＣ間の標準的なインターフェース（以下、Ｉ／Ｆ）
は、図４に示されるように構成されていた。
【０００３】図４において、ディスクコントローラ用Ｉ
Ｃ３１の電源電圧は、第３電位系Ｅ３（＝５ｖ）の電位
と第２電位系（グランド電位系）Ｅｇｎｄの電位間の第
２電源電圧Ｖ２（５ｖ）が用いられている。そして、出
力トランジスタとしてＮ型のＭＯＳＦＥＴＱ１が、Ｉ／
Ｆ出力端子Ｐ１とグランド電位Ｅｇｎｄ間に接続され、
オープンドレイン形式とされている。なお、３３は、Ｉ
Ｃ３１に内蔵されている他の回路であり、この図では第
２電源電圧Ｖ２（５ｖ）で駆動されるように示されてい
るが、他の電圧（例えば３ｖ）でもよい。
Ｃ３１の電源電圧は、第３電位系Ｅ３（＝５ｖ）の電位
と第２電位系（グランド電位系）Ｅｇｎｄの電位間の第
２電源電圧Ｖ２（５ｖ）が用いられている。そして、出
力トランジスタとしてＮ型のＭＯＳＦＥＴＱ１が、Ｉ／
Ｆ出力端子Ｐ１とグランド電位Ｅｇｎｄ間に接続され、
オープンドレイン形式とされている。なお、３３は、Ｉ
Ｃ３１に内蔵されている他の回路であり、この図では第
２電源電圧Ｖ２（５ｖ）で駆動されるように示されてい
るが、他の電圧（例えば３ｖ）でもよい。
【０００４】ディスクドライバ用ＩＣ３２の電源電圧
は、第３電位系Ｅ３（＝５ｖ）の電位と第２電位系（グ
ランド電位系）Ｅｇｎｄの電位間の第２電源電圧Ｖ２
（５ｖ）が用いられている。第２電源電圧Ｖ２の５ｖ
は、ＩＣ３２の内部回路電圧がより低い電圧例えば３ｖ
である場合でも、標準Ｉ／Ｆ電圧として使用されてい
る。
は、第３電位系Ｅ３（＝５ｖ）の電位と第２電位系（グ
ランド電位系）Ｅｇｎｄの電位間の第２電源電圧Ｖ２
（５ｖ）が用いられている。第２電源電圧Ｖ２の５ｖ
は、ＩＣ３２の内部回路電圧がより低い電圧例えば３ｖ
である場合でも、標準Ｉ／Ｆ電圧として使用されてい
る。
【０００５】以下、ディスクコントローラ用ＩＣ３１や
ディスクドライバ用ＩＣ３２の電源電圧として、３ｖ系
を、第１電位系Ｅ１（＝３ｖ）の電位とグランド電位系
Ｅｇｎｄの電位間の第１電源電圧Ｖ１（＝３ｖ）とし、
５ｖ系を、第３電位系Ｅ３（＝５ｖ）の電位とグランド
電位系Ｅｇｎｄの電位間の第２電源電圧Ｖ２（＝５ｖ）
とする。
ディスクドライバ用ＩＣ３２の電源電圧として、３ｖ系
を、第１電位系Ｅ１（＝３ｖ）の電位とグランド電位系
Ｅｇｎｄの電位間の第１電源電圧Ｖ１（＝３ｖ）とし、
５ｖ系を、第３電位系Ｅ３（＝５ｖ）の電位とグランド
電位系Ｅｇｎｄの電位間の第２電源電圧Ｖ２（＝５ｖ）
とする。
【０００６】図４で、５ｖの第３電源電位Ｅ３がプルア
ップ抵抗Ｒ１を介してＩ／Ｆ入力端子Ｐ２に接続され、
又、バッファＢ１の入力に接続される。このバッファＢ
１は、入力用バッファであり、その動作電源はバッファ
Ｂ１の出力を受ける回路の動作電源電圧が第１電源電圧
Ｖ１（３ｖ）であるか第２電源電圧Ｖ２（５ｖ）である
かによって、第１電源電位Ｅ１或いは第３電源電位Ｅ３
とグランド電位Ｖｇｎｄとにより与えられる。なお、図
では、第２電源電圧Ｖ２が与えられるものとして記載し
ている。ダイオードＤ１、Ｄ２は、過電圧保護用ダイオ
ードであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気な
どによる正負の異常電圧を第３電源電位Ｅ３やグランド
電位Ｅｇｎｄに吸収する。なお、Ｒ２及びＲ３は、回路
素子の保護抵抗であり、抵抗Ｒ２の抵抗値はプルアップ
抵抗Ｒ１の抵抗値に比べて無視できる程度に小さく、ま
た抵抗Ｒ２はバッファＢ１の入力に直列に入っているか
ら入力電圧に影響しない。
ップ抵抗Ｒ１を介してＩ／Ｆ入力端子Ｐ２に接続され、
又、バッファＢ１の入力に接続される。このバッファＢ
１は、入力用バッファであり、その動作電源はバッファ
Ｂ１の出力を受ける回路の動作電源電圧が第１電源電圧
Ｖ１（３ｖ）であるか第２電源電圧Ｖ２（５ｖ）である
かによって、第１電源電位Ｅ１或いは第３電源電位Ｅ３
とグランド電位Ｖｇｎｄとにより与えられる。なお、図
では、第２電源電圧Ｖ２が与えられるものとして記載し
ている。ダイオードＤ１、Ｄ２は、過電圧保護用ダイオ
ードであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気な
どによる正負の異常電圧を第３電源電位Ｅ３やグランド
電位Ｅｇｎｄに吸収する。なお、Ｒ２及びＲ３は、回路
素子の保護抵抗であり、抵抗Ｒ２の抵抗値はプルアップ
抵抗Ｒ１の抵抗値に比べて無視できる程度に小さく、ま
た抵抗Ｒ２はバッファＢ１の入力に直列に入っているか
ら入力電圧に影響しない。
【０００７】この構成で、Ｉ／Ｆ出力端子Ｐ１とＩ／Ｆ
入力端子Ｐ２が接続され、Ｎ型ＭＯＳＦＥＴＱ１が制御
信号ＳＩＧに応じてオン又はオフされる。Ｎ型ＭＯＳＦ
ＥＴＱ１がオンされるとバッファＢ１の入力は低電位に
なり、また逆に、Ｎ型ＭＯＳＦＥＴＱ１がオフされると
第３電源電位Ｅ３にプルアップされバッファＢ１の入力
は高電位になる。このようにして、ディスクコントロー
ラ側の電源電圧が５ｖまたは３ｖのいずれであっても、
ディスクドライバ側とのＩ／Ｆにおける電圧レベルが変
換され、バッファＢ１の出力によりディスクドライバ側
の内部回路が駆動される。なお、バッファＢ１の動作に
ヒステリシス特性を有している場合も多い。
入力端子Ｐ２が接続され、Ｎ型ＭＯＳＦＥＴＱ１が制御
信号ＳＩＧに応じてオン又はオフされる。Ｎ型ＭＯＳＦ
ＥＴＱ１がオンされるとバッファＢ１の入力は低電位に
なり、また逆に、Ｎ型ＭＯＳＦＥＴＱ１がオフされると
第３電源電位Ｅ３にプルアップされバッファＢ１の入力
は高電位になる。このようにして、ディスクコントロー
ラ側の電源電圧が５ｖまたは３ｖのいずれであっても、
ディスクドライバ側とのＩ／Ｆにおける電圧レベルが変
換され、バッファＢ１の出力によりディスクドライバ側
の内部回路が駆動される。なお、バッファＢ１の動作に
ヒステリシス特性を有している場合も多い。
【０００８】しかし、最近、ディスクコントローラ側の
出力回路に、１／２インチ高さのＦＤＤ（フロッピーデ
ィスク駆動装置）の標準的なＩ／Ｆ形式であるプッシュ
プル出力形式も用いられる場合が生じ、ディスクドライ
バ用ＩＣとしては図５のようにプッシュプル出力のＩ／
Ｆ形式と接続される場合が出てきている。このプッシュ
プル出力形式を用いるようなディスクコントローラの電
圧は、３ｖ系での仕様のものが多い。図５は、ディスク
コントローラ側の出力形式がＣＭＯＳ形式の３ｖ系の場
合における、ディスクコントローラ側とディスクドライ
バ側間のＩ／Ｆ構成を示す図である。
出力回路に、１／２インチ高さのＦＤＤ（フロッピーデ
ィスク駆動装置）の標準的なＩ／Ｆ形式であるプッシュ
プル出力形式も用いられる場合が生じ、ディスクドライ
バ用ＩＣとしては図５のようにプッシュプル出力のＩ／
Ｆ形式と接続される場合が出てきている。このプッシュ
プル出力形式を用いるようなディスクコントローラの電
圧は、３ｖ系での仕様のものが多い。図５は、ディスク
コントローラ側の出力形式がＣＭＯＳ形式の３ｖ系の場
合における、ディスクコントローラ側とディスクドライ
バ側間のＩ／Ｆ構成を示す図である。
【０００９】この図５において、ディスクコントローラ
用ＩＣ４１には、３ｖ系の第１電源電圧Ｖ１が用いられ
る。第１電源電位Ｅ１とグランド電位Ｅｇｎｄ間にＰ型
ＭＯＳＦＥＴＱ２とＮ型ＭＯＳＦＥＴＱ１の直列回路か
らなるＣＭＯＳ形式の出力回路が設けられている。ディ
スクドライバ用ＩＣ４２は従来のＩＣをそのまま用いる
ことが多く、図４のＩＣ３２と同じである。
用ＩＣ４１には、３ｖ系の第１電源電圧Ｖ１が用いられ
る。第１電源電位Ｅ１とグランド電位Ｅｇｎｄ間にＰ型
ＭＯＳＦＥＴＱ２とＮ型ＭＯＳＦＥＴＱ１の直列回路か
らなるＣＭＯＳ形式の出力回路が設けられている。ディ
スクドライバ用ＩＣ４２は従来のＩＣをそのまま用いる
ことが多く、図４のＩＣ３２と同じである。
【００１０】制御信号ＳＩＧに応じてＭＯＳＦＥＴＱ
１，Ｑ２がオン／オフされる。Ｎ型ＭＯＳＦＥＴＱ１が
オン、Ｐ型ＭＯＳＦＥＴＱ２がオフの状態では、図４の
場合と同様であり、格別の問題はない。しかし、Ｎ型Ｍ
ＯＳＦＥＴＱ１がオフ、Ｐ型ＭＯＳＦＥＴＱ２がオンの
場合には、Ｉ／Ｆ出力端子Ｐ１の電位、したがってバッ
ファＢ１の入力電位は第１電源電位Ｅ１で約３ｖとな
る。
１，Ｑ２がオン／オフされる。Ｎ型ＭＯＳＦＥＴＱ１が
オン、Ｐ型ＭＯＳＦＥＴＱ２がオフの状態では、図４の
場合と同様であり、格別の問題はない。しかし、Ｎ型Ｍ
ＯＳＦＥＴＱ１がオフ、Ｐ型ＭＯＳＦＥＴＱ２がオンの
場合には、Ｉ／Ｆ出力端子Ｐ１の電位、したがってバッ
ファＢ１の入力電位は第１電源電位Ｅ１で約３ｖとな
る。
【００１１】この場合、ディスクドライバ側の第３電源
電位Ｅ３からプルアップ抵抗Ｒ１等を通してディスクコ
ントローラ側の第１電源電位Ｅ１に電流が流れ込むか
ら、プルアップ抵抗Ｒ１に余分な電力消費が発生するこ
とになる。また、Ｐ型ＭＯＳＦＥＴＱ２がオンの状態
で、ＩＣ４２の電源をオフした場合には、プルアップ抵
抗Ｒ１またはダイオードＤ１を介して、ＩＣ４１からＩ
Ｃ４２に電源電圧が供給されてしまうという問題があっ
た。
電位Ｅ３からプルアップ抵抗Ｒ１等を通してディスクコ
ントローラ側の第１電源電位Ｅ１に電流が流れ込むか
ら、プルアップ抵抗Ｒ１に余分な電力消費が発生するこ
とになる。また、Ｐ型ＭＯＳＦＥＴＱ２がオンの状態
で、ＩＣ４２の電源をオフした場合には、プルアップ抵
抗Ｒ１またはダイオードＤ１を介して、ＩＣ４１からＩ
Ｃ４２に電源電圧が供給されてしまうという問題があっ
た。
【００１２】そこで、本発明は、ディスクコントローラ
側の出力回路が、低電位のプッシュプル形式の出力回路
構成である場合にも不要な流入電流をなくし、かつオー
プンドレイン形式の出力回路構成の場合にも兼用するこ
とができる磁気記録駆動装置におけるディスクコントロ
ーラ用ＩＣとディスクドライバ用ＩＣ間のインターフェ
ースシステム及びそのためのディスクドライバ用ＩＣを
提供することを目的とする。
側の出力回路が、低電位のプッシュプル形式の出力回路
構成である場合にも不要な流入電流をなくし、かつオー
プンドレイン形式の出力回路構成の場合にも兼用するこ
とができる磁気記録駆動装置におけるディスクコントロ
ーラ用ＩＣとディスクドライバ用ＩＣ間のインターフェ
ースシステム及びそのためのディスクドライバ用ＩＣを
提供することを目的とする。
【００１３】
【課題を解決するための手段】請求項１記載のＩＣ間の
インターフェースシステムは、第１電位系の電位と第２
電位系の電位間の第１電源電圧が両端間に印加され、制
御信号に応じてオン／オフ制御されるプッシュプル形式
の出力回路と、その出力信号を出力する出力端子を有す
る第１ＩＣと、第１電位系の電位と第２電位系の電位間
の第１電源電圧を有し、入力信号が入力される入力端子
と、この入力端子と前記第１電位もしくは第２電位系の
電位との間に、プルアップ若しくはプルダウン抵抗と、
プルアップ若しくはプルダウン可能な極性に直列に接続
されたダイオードを有する第２ＩＣからなり、前記出力
端子と前記入力端子とが接続されることを特徴とする。
インターフェースシステムは、第１電位系の電位と第２
電位系の電位間の第１電源電圧が両端間に印加され、制
御信号に応じてオン／オフ制御されるプッシュプル形式
の出力回路と、その出力信号を出力する出力端子を有す
る第１ＩＣと、第１電位系の電位と第２電位系の電位間
の第１電源電圧を有し、入力信号が入力される入力端子
と、この入力端子と前記第１電位もしくは第２電位系の
電位との間に、プルアップ若しくはプルダウン抵抗と、
プルアップ若しくはプルダウン可能な極性に直列に接続
されたダイオードを有する第２ＩＣからなり、前記出力
端子と前記入力端子とが接続されることを特徴とする。
【００１４】この請求項１記載のＩＣ間のインターフェ
ースシステムによれば、第１ＩＣ（例、ディスクコント
ローラ）の出力回路が、プッシュプル形式の場合でも、
第２ＩＣ（例、ディスクドライバ）の電位系を第１ＩＣ
の電位系と等しくしているから、従来のように、プルア
ップ抵抗（プルダウン抵抗を含む。以下、同じ）を通し
て第１ＩＣ側に余分な電流が流れることはなくなる。し
たがって、プルアップ抵抗は、余分な電流が流れないか
ら、その熱容量や面積を小さくできる。また、第１ＩＣ
への流入電流がなくなり、安定した動作が期待できる。
ースシステムによれば、第１ＩＣ（例、ディスクコント
ローラ）の出力回路が、プッシュプル形式の場合でも、
第２ＩＣ（例、ディスクドライバ）の電位系を第１ＩＣ
の電位系と等しくしているから、従来のように、プルア
ップ抵抗（プルダウン抵抗を含む。以下、同じ）を通し
て第１ＩＣ側に余分な電流が流れることはなくなる。し
たがって、プルアップ抵抗は、余分な電流が流れないか
ら、その熱容量や面積を小さくできる。また、第１ＩＣ
への流入電流がなくなり、安定した動作が期待できる。
【００１５】また、入力端子方向に導通可能な極性に直
列に接続したダイオードとプルアップ抵抗とを設けてい
るから、第２ＩＣの電源がオフされたり、その電位が低
下しても第１ＩＣからの逆電流は流れない。
列に接続したダイオードとプルアップ抵抗とを設けてい
るから、第２ＩＣの電源がオフされたり、その電位が低
下しても第１ＩＣからの逆電流は流れない。
【００１６】請求項２記載のＩＣ間のインターフェース
システムは、請求項１記載のＩＣ間のインターフェース
システムにおいて、前記第２ＩＣは、さらに前記入力端
子の入力信号が入力され、前記第１電源電圧を駆動電源
とするバッファを有することを特徴とする。
システムは、請求項１記載のＩＣ間のインターフェース
システムにおいて、前記第２ＩＣは、さらに前記入力端
子の入力信号が入力され、前記第１電源電圧を駆動電源
とするバッファを有することを特徴とする。
【００１７】この請求項２記載のＩＣ間のインターフェ
ースシステムによれば、バッファの駆動電源電圧が、第
１ＩＣの電源電圧と同じであるから、チャネル幅Ｗとチ
ャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファ
の入力スレッショルド電圧をほぼ中点電位に設定でき
る。したがって、バッファの構成を簡単にでき、省スペ
ース化することができる。
ースシステムによれば、バッファの駆動電源電圧が、第
１ＩＣの電源電圧と同じであるから、チャネル幅Ｗとチ
ャネル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファ
の入力スレッショルド電圧をほぼ中点電位に設定でき
る。したがって、バッファの構成を簡単にでき、省スペ
ース化することができる。
【００１８】請求項３記載のＩＣ間のインターフェース
システムは、請求項１，２記載のＩＣ間のインターフェ
ースシステムにおいて、前記第１ＩＣがディスクコント
ローラとして磁気記録駆動装置に搭載されているＩＣで
あり、前記第２ＩＣがディスクドライバとして前記磁気
記録駆動装置に搭載されているＩＣであることを特徴と
する。
システムは、請求項１，２記載のＩＣ間のインターフェ
ースシステムにおいて、前記第１ＩＣがディスクコント
ローラとして磁気記録駆動装置に搭載されているＩＣで
あり、前記第２ＩＣがディスクドライバとして前記磁気
記録駆動装置に搭載されているＩＣであることを特徴と
する。
【００１９】この請求項３記載のＩＣ間のインターフェ
ースシステムによれば、請求項１，２記載のインターフ
ェースシステムと同様の効果の外、ディスクコントロー
ラ用ＩＣとディスクドライバ用ＩＣとのインターフェー
スを効果的に行える磁気記録駆動装置を提供することが
できる。
ースシステムによれば、請求項１，２記載のインターフ
ェースシステムと同様の効果の外、ディスクコントロー
ラ用ＩＣとディスクドライバ用ＩＣとのインターフェー
スを効果的に行える磁気記録駆動装置を提供することが
できる。
【００２０】請求項４記載のＩＣは、第１電位系の電位
と第２電位系の電位間の第１電源電圧を有し、入力信号
が入力される入力端子と、この入力端子と前記第１電位
もしくは第２電位系の電位との間に、プルアップ若しく
はプルダウン抵抗と、プルアップ若しくはプルダウン可
能な極性に直列に接続されたダイオードとを有すること
を特徴とする。
と第２電位系の電位間の第１電源電圧を有し、入力信号
が入力される入力端子と、この入力端子と前記第１電位
もしくは第２電位系の電位との間に、プルアップ若しく
はプルダウン抵抗と、プルアップ若しくはプルダウン可
能な極性に直列に接続されたダイオードとを有すること
を特徴とする。
【００２１】この請求項４記載のＩＣによれば、入力端
子と第１電源電位系の電位との間に、入力端子方向に順
方向接続されたダイオードとプルアップ抵抗とを有して
いるから、このＩＣとインターフェースされる他のＩＣ
（例、ディスクコントローラ用ＩＣ）の出力回路が、プ
ッシュプル形式の場合でも、オープンドレイン形式の場
合でも、制御信号に応じて所望の動作が行われる。した
がって、他のＩＣの出力回路構成が異なっても、兼用す
ることができる。
子と第１電源電位系の電位との間に、入力端子方向に順
方向接続されたダイオードとプルアップ抵抗とを有して
いるから、このＩＣとインターフェースされる他のＩＣ
（例、ディスクコントローラ用ＩＣ）の出力回路が、プ
ッシュプル形式の場合でも、オープンドレイン形式の場
合でも、制御信号に応じて所望の動作が行われる。した
がって、他のＩＣの出力回路構成が異なっても、兼用す
ることができる。
【００２２】請求項５記載のＩＣは、請求項４記載のＩ
Ｃにおいて、前記入力端子の入力信号が入力され、前記
第１電源電圧を駆動電源とするバッファを有することを
特徴とする。
Ｃにおいて、前記入力端子の入力信号が入力され、前記
第１電源電圧を駆動電源とするバッファを有することを
特徴とする。
【００２３】この請求項５記載のＩＣによれば、さら
に、バッファの駆動電源が、インターフェースの電源電
圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比
Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッシ
ョルド電圧をほぼ中点電位に設定できる。したがって、
バッファの構成を簡単にでき、省スペース化することが
できる。
に、バッファの駆動電源が、インターフェースの電源電
圧と同じであるから、チャネル幅Ｗとチャネル長Ｌの比
Ｗ／Ｌを大幅に変更しなくてもバッファの入力スレッシ
ョルド電圧をほぼ中点電位に設定できる。したがって、
バッファの構成を簡単にでき、省スペース化することが
できる。
【００２４】請求項６記載のＩＣは、請求項４、５記載
のＩＣにおいて、前記第１電源電圧を、それより高い第
２電源電圧から形成する電圧調整回路を有していること
を特徴とする。
のＩＣにおいて、前記第１電源電圧を、それより高い第
２電源電圧から形成する電圧調整回路を有していること
を特徴とする。
【００２５】この請求項６記載のディスクドライバ用Ｉ
Ｃによれば、第１電源電圧を、それより高い第３電源電
圧から形成する電圧調整回路を有しているから、第１電
源電位系の電位を安定させることができる。これによ
り、バッファの入力特性が向上する。
Ｃによれば、第１電源電圧を、それより高い第３電源電
圧から形成する電圧調整回路を有しているから、第１電
源電位系の電位を安定させることができる。これによ
り、バッファの入力特性が向上する。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の磁
気記録駆動装置のディスクコントローラ用ＩＣとディス
クドライバ用ＩＣ間のインターフェースシステム、及び
そのためのＩＣの実施の形態について説明する。
気記録駆動装置のディスクコントローラ用ＩＣとディス
クドライバ用ＩＣ間のインターフェースシステム、及び
そのためのＩＣの実施の形態について説明する。
【００２７】図１は本発明の磁気記録駆動装置のディス
クコントローラ用ＩＣとディスクドライバ用ＩＣ間のイ
ンターフェースシステムと、そのシステムに用いられる
ディスクコントローラ用ＩＣ１１とディスクドライバ用
ＩＣ１２を示す図である。
クコントローラ用ＩＣとディスクドライバ用ＩＣ間のイ
ンターフェースシステムと、そのシステムに用いられる
ディスクコントローラ用ＩＣ１１とディスクドライバ用
ＩＣ１２を示す図である。
【００２８】図１において、ディスクコントローラ用Ｉ
Ｃ１１は、図５で説明したＩＣ４１と同じであり、３ｖ
系の第１電源電圧Ｖ１が用いられる。そして、第１電源
電位Ｅ１とグランド電位Ｅｇｎｄ間にＰ型ＭＯＳＦＥＴ
Ｑ２とＮ型ＭＯＳＦＥＴＱ１の直列回路からなるＣＭＯ
Ｓ形式のプッシュプル型出力回路が設けられている。な
お、１３は、ＩＣ１１に内蔵されている他の回路であ
り、この図では第１電源電圧Ｖ１（３ｖ）で駆動される
ように示されているが、他の電圧でもよい。
Ｃ１１は、図５で説明したＩＣ４１と同じであり、３ｖ
系の第１電源電圧Ｖ１が用いられる。そして、第１電源
電位Ｅ１とグランド電位Ｅｇｎｄ間にＰ型ＭＯＳＦＥＴ
Ｑ２とＮ型ＭＯＳＦＥＴＱ１の直列回路からなるＣＭＯ
Ｓ形式のプッシュプル型出力回路が設けられている。な
お、１３は、ＩＣ１１に内蔵されている他の回路であ
り、この図では第１電源電圧Ｖ１（３ｖ）で駆動される
ように示されているが、他の電圧でもよい。
【００２９】一方、ディスクドライバ用ＩＣ１２の入力
回路には、ディスクコントローラ用ＩＣ１１と同じ３ｖ
系の第１電源電圧Ｖ１が用いられる。そして、第１電源
電位Ｅ１とＩ／Ｆ入力端子Ｐ２との間に、ダイオードＤ
３がＩ／Ｆ入力端子Ｐ２の方向に電流が流れ得る方向
（即ち、順方向）に、ポリシリコン等で構成されたプル
アップ抵抗Ｒ１と直列に設けられている。ダイオードＤ
２は、過電圧保護用ダイオードであり、Ｉ／Ｆ入力端子
Ｐ２に印加される静電気などによる負の異常電圧をグラ
ンド電位Ｅｇｎｄに吸収する。Ｒ２及びＲ３は、図４で
説明したと同様である。
回路には、ディスクコントローラ用ＩＣ１１と同じ３ｖ
系の第１電源電圧Ｖ１が用いられる。そして、第１電源
電位Ｅ１とＩ／Ｆ入力端子Ｐ２との間に、ダイオードＤ
３がＩ／Ｆ入力端子Ｐ２の方向に電流が流れ得る方向
（即ち、順方向）に、ポリシリコン等で構成されたプル
アップ抵抗Ｒ１と直列に設けられている。ダイオードＤ
２は、過電圧保護用ダイオードであり、Ｉ／Ｆ入力端子
Ｐ２に印加される静電気などによる負の異常電圧をグラ
ンド電位Ｅｇｎｄに吸収する。Ｒ２及びＲ３は、図４で
説明したと同様である。
【００３０】また、ヒステリシス特性を有するバッファ
Ｂ１の動作電源電圧は、バッファＢ１の出力を受ける内
部回路の動作電源電圧が第１電源電圧Ｖ１である場合に
は、第１電源電位Ｅ１とグランド電位Ｅｇｎｄにより与
えられ、その閾値はほぼ第１電源電位Ｅ１とグランド電
位Ｅｇｎｄの中間電位に設定されている。したがって、
このバッファＢ１が通常のように、ＣＭＯＳ形式で構成
されるときには、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴ
は、従来のように入力スレッショルド電圧Ｖｔｈを極端
に低く設定しなければならない場合に比べて、その面積
比をアンバランスにする必要がなく、最小サイズのＭＯ
ＳＦＥＴを用いることができるから、ＩＣの内部レイア
ウトの省スペース化が図れる。なお、バッファＢ１の出
力を受ける内部回路の動作電源電圧が第２電源電圧Ｖ２
である場合には、バッファＢ１の動作電源電圧は第３電
源電位Ｅ３とグランド電位Ｅｇｎｄにより与えられるよ
うにすればよい。
Ｂ１の動作電源電圧は、バッファＢ１の出力を受ける内
部回路の動作電源電圧が第１電源電圧Ｖ１である場合に
は、第１電源電位Ｅ１とグランド電位Ｅｇｎｄにより与
えられ、その閾値はほぼ第１電源電位Ｅ１とグランド電
位Ｅｇｎｄの中間電位に設定されている。したがって、
このバッファＢ１が通常のように、ＣＭＯＳ形式で構成
されるときには、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴ
は、従来のように入力スレッショルド電圧Ｖｔｈを極端
に低く設定しなければならない場合に比べて、その面積
比をアンバランスにする必要がなく、最小サイズのＭＯ
ＳＦＥＴを用いることができるから、ＩＣの内部レイア
ウトの省スペース化が図れる。なお、バッファＢ１の出
力を受ける内部回路の動作電源電圧が第２電源電圧Ｖ２
である場合には、バッファＢ１の動作電源電圧は第３電
源電位Ｅ３とグランド電位Ｅｇｎｄにより与えられるよ
うにすればよい。
【００３１】なお、１４は、ＩＣ１２に内蔵されている
他の回路であり、この図では第２電源電圧Ｖ２（５ｖ）
で駆動されるように示されているが、他の電圧、例えば
第１電源電圧Ｖ１（３ｖ）でもよい。回路１４の動作電
圧が第２電源電圧Ｖ２（５ｖ）の場合には、ＩＣ１２に
第１電源電圧Ｖ１（３ｖ）を外部から取り込むための電
源端子Ｐ３を設けることになる。
他の回路であり、この図では第２電源電圧Ｖ２（５ｖ）
で駆動されるように示されているが、他の電圧、例えば
第１電源電圧Ｖ１（３ｖ）でもよい。回路１４の動作電
圧が第２電源電圧Ｖ２（５ｖ）の場合には、ＩＣ１２に
第１電源電圧Ｖ１（３ｖ）を外部から取り込むための電
源端子Ｐ３を設けることになる。
【００３２】次に、このインターフェースシステムにお
いて、ディスクコントローラ用ＩＣ１１のＩ／Ｆ出力端
子Ｐ１とディスクドライバ用ＩＣ１２のＩ／Ｆ入力端子
Ｐ２とを接続した場合について説明する。
いて、ディスクコントローラ用ＩＣ１１のＩ／Ｆ出力端
子Ｐ１とディスクドライバ用ＩＣ１２のＩ／Ｆ入力端子
Ｐ２とを接続した場合について説明する。
【００３３】制御信号ＳＩＧがＨレベルで、Ｎ型ＭＯＳ
ＦＥＴＱ１がオンすると、Ｎ型ＭＯＳＦＥＴＱ１のオン
抵抗はプルアップ抵抗Ｒ１や保護抵抗Ｒ２に比べて十分
に小さいので、Ｉ／Ｆ入力端子Ｐ２には低レベルの信号
が入力され、バッファＢ１の入力スレッショルド電圧を
十分に下回るので、バッファＢ１からは低レベルの出力
が内部回路に供給される。
ＦＥＴＱ１がオンすると、Ｎ型ＭＯＳＦＥＴＱ１のオン
抵抗はプルアップ抵抗Ｒ１や保護抵抗Ｒ２に比べて十分
に小さいので、Ｉ／Ｆ入力端子Ｐ２には低レベルの信号
が入力され、バッファＢ１の入力スレッショルド電圧を
十分に下回るので、バッファＢ１からは低レベルの出力
が内部回路に供給される。
【００３４】制御信号ＳＩＧがＬレベルで、Ｐ型ＭＯＳ
ＦＥＴＱ２がオンすると、Ｉ／Ｆ入力端子Ｐ２には高レ
ベル（Ｖ１＝３ｖ）が入力される。このとき、バッファ
Ｂ１の駆動電源電圧は第１電源電圧Ｖ１でありその入力
スレッショルド電圧Ｖｔｈは十分低いので、バッファＢ
１の閾値を十分に上回り、バッファＢ１からは高レベル
出力が内部回路に供給される。
ＦＥＴＱ２がオンすると、Ｉ／Ｆ入力端子Ｐ２には高レ
ベル（Ｖ１＝３ｖ）が入力される。このとき、バッファ
Ｂ１の駆動電源電圧は第１電源電圧Ｖ１でありその入力
スレッショルド電圧Ｖｔｈは十分低いので、バッファＢ
１の閾値を十分に上回り、バッファＢ１からは高レベル
出力が内部回路に供給される。
【００３５】この実施の形態では、ディスクコントロー
ラ用ＩＣ１１の第１電源電圧Ｖ１に合わせて、ディスク
ドライバ用ＩＣ１２の入力回路の電源電圧を等しくして
いるから、従来のように、プルアップ抵抗Ｒ１を通して
ディスクドライバ側からディスクコントローラ側に余分
な電流が流れることはなくなる。したがって、プルアッ
プ抵抗Ｒ１は、その熱容量や面積を小さくできる。ま
た、Ｉ／Ｆ入力端子Ｐ２の方向に導通可能な極性に直列
に接続したダイオードＤ３とプルアップ抵抗Ｒ１とを設
けているから、例えディスクドライバ側の電位が低下し
てもディスクコントローラ側からの逆電流は流れない。
ラ用ＩＣ１１の第１電源電圧Ｖ１に合わせて、ディスク
ドライバ用ＩＣ１２の入力回路の電源電圧を等しくして
いるから、従来のように、プルアップ抵抗Ｒ１を通して
ディスクドライバ側からディスクコントローラ側に余分
な電流が流れることはなくなる。したがって、プルアッ
プ抵抗Ｒ１は、その熱容量や面積を小さくできる。ま
た、Ｉ／Ｆ入力端子Ｐ２の方向に導通可能な極性に直列
に接続したダイオードＤ３とプルアップ抵抗Ｒ１とを設
けているから、例えディスクドライバ側の電位が低下し
てもディスクコントローラ側からの逆電流は流れない。
【００３６】ダイオードＤ２は、過電圧保護用ダイオー
ドであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気など
による負の異常電圧をグランド電位Ｅｇｎｄに吸収す
る。また、正の異常電圧を吸収するための専用のダイオ
ードは設けられていないが、逆流防止用ダイオードＤ３
のアバランシェ作用により、正の異常電圧はダイオード
Ｄ３を介して第１電源電位Ｅ１に吸収される。
ドであり、Ｉ／Ｆ入力端子Ｐ２に印加される静電気など
による負の異常電圧をグランド電位Ｅｇｎｄに吸収す
る。また、正の異常電圧を吸収するための専用のダイオ
ードは設けられていないが、逆流防止用ダイオードＤ３
のアバランシェ作用により、正の異常電圧はダイオード
Ｄ３を介して第１電源電位Ｅ１に吸収される。
【００３７】さらに、図１におけるディスクドライバ用
ＩＣ１２は、ディスクコントローラ用ＩＣ１１がプッシ
ュプル型出力回路を有するものの外、図２に示されるよ
うなオープンドレイン型の出力回路を有するＩＣ１１Ａ
である場合にもそのまま適用することができる。この図
２の構成は図４のＩＣ３１と同様のものである。
ＩＣ１２は、ディスクコントローラ用ＩＣ１１がプッシ
ュプル型出力回路を有するものの外、図２に示されるよ
うなオープンドレイン型の出力回路を有するＩＣ１１Ａ
である場合にもそのまま適用することができる。この図
２の構成は図４のＩＣ３１と同様のものである。
【００３８】図２のＩ／Ｆ出力端子Ｐ１とＩ／Ｆ入力端
子Ｐ２とが接続され、制御信号ＳＩＧに応じてＮ型ＭＯ
ＳＦＥＴＱ１がオンされると、Ｉ／Ｆ入力端子Ｐ２の電
位、即ちバッファＢ１の入力電位は低電位になる。逆
に、Ｎ型ＭＯＳＦＥＴＱ１がオフされるとバッファＢ１
の入力電位は、ダイオードＤ３及びプルアップ抵抗Ｒ１
により第１電源電位Ｅ１−Ｖｆにプルアップされるの
で、バッファＢ１の入力電位は高レベルと判定される。
なお、Ｖｆは、ダイオードＤ３の順方向降下電圧であ
る。したがって、バッファＢ１は入力電位に応じて出力
を発生し、ディスクドライバ用ＩＣ１２の内部回路が駆
動される。
子Ｐ２とが接続され、制御信号ＳＩＧに応じてＮ型ＭＯ
ＳＦＥＴＱ１がオンされると、Ｉ／Ｆ入力端子Ｐ２の電
位、即ちバッファＢ１の入力電位は低電位になる。逆
に、Ｎ型ＭＯＳＦＥＴＱ１がオフされるとバッファＢ１
の入力電位は、ダイオードＤ３及びプルアップ抵抗Ｒ１
により第１電源電位Ｅ１−Ｖｆにプルアップされるの
で、バッファＢ１の入力電位は高レベルと判定される。
なお、Ｖｆは、ダイオードＤ３の順方向降下電圧であ
る。したがって、バッファＢ１は入力電位に応じて出力
を発生し、ディスクドライバ用ＩＣ１２の内部回路が駆
動される。
【００３９】なお、ディスクコントローラ用ＩＣ１１Ａ
は、１端が第１電源電位Ｅ１に接続されたＰ型ＭＯＳＦ
ＥＴによるオープンドレイン形式の出力形式の場合に
は、ディスクドライバ用ＩＣ１２においてプルダウンで
きるように、ダイオードＤ２、Ｄ３及び抵抗Ｒ１を逆の
配置構成とすればよい。
は、１端が第１電源電位Ｅ１に接続されたＰ型ＭＯＳＦ
ＥＴによるオープンドレイン形式の出力形式の場合に
は、ディスクドライバ用ＩＣ１２においてプルダウンで
きるように、ダイオードＤ２、Ｄ３及び抵抗Ｒ１を逆の
配置構成とすればよい。
【００４０】このように、ＩＣ１２は、ディスクコント
ローラ用ＩＣ１１，１１Ａの出力回路が、プッシュプル
形式の出力回路であっても、またオープンドレイン形式
であっても、兼用して、ディスクコントローラ側とディ
スクドライバ側とのＩ／Ｆを取ることができる。
ローラ用ＩＣ１１，１１Ａの出力回路が、プッシュプル
形式の出力回路であっても、またオープンドレイン形式
であっても、兼用して、ディスクコントローラ側とディ
スクドライバ側とのＩ／Ｆを取ることができる。
【００４１】図３は、図１のインターフェースシステム
と、そのシステムに用いられるディスクコントローラ用
ＩＣ１１とディスクドライバ用ＩＣ１２において、ディ
スクドライバ用ＩＣ１２に電圧調整回路ＲＥＧを設けた
ものである。なお、２４は、ＩＣ１１に内蔵されている
第１電源電圧Ｖ１（３ｖ）で駆動される他の回路であ
り、また、２５は、第２電源電圧Ｖ２（５ｖ）で駆動さ
れる他の回路である。この電圧調整回路ＲＥＧ、他の回
路２４，２５以外の点は、図１と同様である。
と、そのシステムに用いられるディスクコントローラ用
ＩＣ１１とディスクドライバ用ＩＣ１２において、ディ
スクドライバ用ＩＣ１２に電圧調整回路ＲＥＧを設けた
ものである。なお、２４は、ＩＣ１１に内蔵されている
第１電源電圧Ｖ１（３ｖ）で駆動される他の回路であ
り、また、２５は、第２電源電圧Ｖ２（５ｖ）で駆動さ
れる他の回路である。この電圧調整回路ＲＥＧ、他の回
路２４，２５以外の点は、図１と同様である。
【００４２】この電圧調整回路ＲＥＧは、第１電源電圧
Ｖ１（３ｖ）を、第２電源電圧Ｖ２（５ｖ）から電圧調
整して得るものである。この電圧調整回路ＲＥＧによ
り、第２電源電圧Ｖ２が変動したとしても、第１電源電
圧Ｖ１を安定させることができる。これにより、バッフ
ァＢ１の入力特性を向上させることができる。
Ｖ１（３ｖ）を、第２電源電圧Ｖ２（５ｖ）から電圧調
整して得るものである。この電圧調整回路ＲＥＧによ
り、第２電源電圧Ｖ２が変動したとしても、第１電源電
圧Ｖ１を安定させることができる。これにより、バッフ
ァＢ１の入力特性を向上させることができる。
【００４３】以上の実施の形態では、出力回路としてＭ
ＯＳＦＥＴを用いることとして説明しているが、バイポ
ーラトランジスタを使用することもできる。この場合、
例えば、ＮＰＮ型バイポーラトランジスタを用いれば、
オープンコレクタ出力となる。また、バッファＢ１は、
ヒステリシス特性を有するものについて示しているが、
その他の特性のものでも構わない。
ＯＳＦＥＴを用いることとして説明しているが、バイポ
ーラトランジスタを使用することもできる。この場合、
例えば、ＮＰＮ型バイポーラトランジスタを用いれば、
オープンコレクタ出力となる。また、バッファＢ１は、
ヒステリシス特性を有するものについて示しているが、
その他の特性のものでも構わない。
【００４４】また、以上の説明では、ディスクコントロ
ーラ用ＩＣからの制御信号に応じてディスクドライバ用
ＩＣを制御するとととして説明したが、その逆に、ディ
スクドライバ用ＩＣからの制御信号に応じてディスクコ
ントローラ用ＩＣを制御する場合にも、同様に適用する
ことができる。
ーラ用ＩＣからの制御信号に応じてディスクドライバ用
ＩＣを制御するとととして説明したが、その逆に、ディ
スクドライバ用ＩＣからの制御信号に応じてディスクコ
ントローラ用ＩＣを制御する場合にも、同様に適用する
ことができる。
【００４５】
【発明の効果】請求項１記載のＩＣ間のインターフェー
スシステムによれば、第１ＩＣ（例、ディスクコントロ
ーラ）の出力回路が、プッシュプル形式の場合でも、第
２ＩＣ（例、ディスクドライバ）の電位系を第１ＩＣの
電位系と等しくしているから、従来のように、プルアッ
プ抵抗（プルダウン抵抗を含む。以下、同じ）を通して
第１ＩＣ側に余分な電流が流れることはなくなる。した
がって、プルアップ抵抗は、余分な電流が流れないか
ら、その熱容量や面積を小さくできる。また、第１ＩＣ
への流入電流がなくなり、安定した動作が期待できる。
スシステムによれば、第１ＩＣ（例、ディスクコントロ
ーラ）の出力回路が、プッシュプル形式の場合でも、第
２ＩＣ（例、ディスクドライバ）の電位系を第１ＩＣの
電位系と等しくしているから、従来のように、プルアッ
プ抵抗（プルダウン抵抗を含む。以下、同じ）を通して
第１ＩＣ側に余分な電流が流れることはなくなる。した
がって、プルアップ抵抗は、余分な電流が流れないか
ら、その熱容量や面積を小さくできる。また、第１ＩＣ
への流入電流がなくなり、安定した動作が期待できる。
【００４６】また、入力端子方向に導通可能な極性に直
列に接続したダイオードとプルアップ抵抗とを設けてい
るから、第２ＩＣの電源がオフされたり、その電位が低
下しても第１ＩＣからの逆電流は流れない。
列に接続したダイオードとプルアップ抵抗とを設けてい
るから、第２ＩＣの電源がオフされたり、その電位が低
下しても第１ＩＣからの逆電流は流れない。
【００４７】請求項２記載のＩＣ間のインターフェース
システムによれば、バッファの駆動電源電圧が、第１Ｉ
Ｃの電源電圧と同じであるから、チャネル幅Ｗとチャネ
ル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入
力スレッショルド電圧をほぼ中点電位に設定できる。し
たがって、バッファの構成を簡単にでき、省スペース化
することができる。
システムによれば、バッファの駆動電源電圧が、第１Ｉ
Ｃの電源電圧と同じであるから、チャネル幅Ｗとチャネ
ル長Ｌの比Ｗ／Ｌを大幅に変更しなくてもバッファの入
力スレッショルド電圧をほぼ中点電位に設定できる。し
たがって、バッファの構成を簡単にでき、省スペース化
することができる。
【００４８】請求項３記載のＩＣ間のインターフェース
システムによれば、請求項１，２記載のインターフェー
スシステムと同様の効果の外、ディスクコントローラ用
ＩＣとディスクドライバ用ＩＣとのインターフェースを
効果的に行える磁気記録駆動装置を提供することができ
る。
システムによれば、請求項１，２記載のインターフェー
スシステムと同様の効果の外、ディスクコントローラ用
ＩＣとディスクドライバ用ＩＣとのインターフェースを
効果的に行える磁気記録駆動装置を提供することができ
る。
【００４９】請求項４記載のＩＣによれば、入力端子と
第１電源電位系の電位との間に、入力端子方向に順方向
接続されたダイオードとプルアップ抵抗とを有している
から、このＩＣとインターフェースされる他のＩＣ
（例、ディスクコントローラ用ＩＣ）の出力回路が、プ
ッシュプル形式の場合でも、オープンドレイン形式の場
合でも、制御信号に応じて所望の動作が行われる。した
がって、他のＩＣの出力回路構成が異なっても、兼用す
ることができる。
第１電源電位系の電位との間に、入力端子方向に順方向
接続されたダイオードとプルアップ抵抗とを有している
から、このＩＣとインターフェースされる他のＩＣ
（例、ディスクコントローラ用ＩＣ）の出力回路が、プ
ッシュプル形式の場合でも、オープンドレイン形式の場
合でも、制御信号に応じて所望の動作が行われる。した
がって、他のＩＣの出力回路構成が異なっても、兼用す
ることができる。
【００５０】請求項５記載のＩＣによれば、さらに、バ
ッファの駆動電源が、インターフェースの電源電圧と同
じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌ
を大幅に変更しなくてもバッファの入力スレッショルド
電圧をほぼ中点電位に設定できる。したがって、バッフ
ァの構成を簡単にでき、省スペース化することができ
る。
ッファの駆動電源が、インターフェースの電源電圧と同
じであるから、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌ
を大幅に変更しなくてもバッファの入力スレッショルド
電圧をほぼ中点電位に設定できる。したがって、バッフ
ァの構成を簡単にでき、省スペース化することができ
る。
【００５１】請求項６記載のディスクドライバ用ＩＣに
よれば、第１電源電圧を、それより高い第３電源電圧か
ら形成する電圧調整回路を有しているから、第１電源電
位系の電位を安定させることができる。これにより、バ
ッファの入力特性が向上する。
よれば、第１電源電圧を、それより高い第３電源電圧か
ら形成する電圧調整回路を有しているから、第１電源電
位系の電位を安定させることができる。これにより、バ
ッファの入力特性が向上する。
【図１】本発明の実施の形態に係るインターフェースシ
ステムと、そのシステムに用いられるＩＣを示す図。
ステムと、そのシステムに用いられるＩＣを示す図。
【図２】本発明のインターフェースシステムに用いられ
るＩＣを示す図。
るＩＣを示す図。
【図３】本発明の他の実施の形態に係るインターフェー
スシステムと、そのシステムに用いられるＩＣを示す
図。
スシステムと、そのシステムに用いられるＩＣを示す
図。
【図４】従来のインターフェースシステムと、そのシス
テムに用いられるＩＣを示す図。
テムに用いられるＩＣを示す図。
【図５】従来の他のインターフェースシステムと、その
システムに用いられるＩＣを示す図。
システムに用いられるＩＣを示す図。
１１、１１Ａ、２１、３１、４１ ディスクコントロー
ラ用ＩＣ １２、２２、３２、４２ ディスクドライバ用ＩＣ １３、１３Ａ、１４、２３、２４，２５、３３、４３
他の回路 Ｐ１ Ｉ／Ｆ出力端子 Ｐ２ Ｉ／Ｆ入力端子 Ｐ３ 電源入力端子 Ｖ１ 第１電源電圧（３ｖ） Ｖ２ 第２電源電圧（５ｖ） Ｅ１ 第１電源電位 Ｅｇｎｄ 第２電源電位（グランド電位） Ｅ３ 第３電源電位 Ｒ１ プルアップ抵抗 Ｒ２、Ｒ３ 保護抵抗 Ｄ１、Ｄ２、Ｄ３ ダイオード Ｂ１ バッファ Ｑ１ Ｎ型ＭＯＳＦＥＴ Ｑ２ Ｐ型ＭＯＳＦＥＴ
ラ用ＩＣ １２、２２、３２、４２ ディスクドライバ用ＩＣ １３、１３Ａ、１４、２３、２４，２５、３３、４３
他の回路 Ｐ１ Ｉ／Ｆ出力端子 Ｐ２ Ｉ／Ｆ入力端子 Ｐ３ 電源入力端子 Ｖ１ 第１電源電圧（３ｖ） Ｖ２ 第２電源電圧（５ｖ） Ｅ１ 第１電源電位 Ｅｇｎｄ 第２電源電位（グランド電位） Ｅ３ 第３電源電位 Ｒ１ プルアップ抵抗 Ｒ２、Ｒ３ 保護抵抗 Ｄ１、Ｄ２、Ｄ３ ダイオード Ｂ１ バッファ Ｑ１ Ｎ型ＭＯＳＦＥＴ Ｑ２ Ｐ型ＭＯＳＦＥＴ
Claims (6)
- 【請求項１】 第１電位系の電位と第２電位系の電位間
の第１電源電圧が両端間に印加され、制御信号に応じて
オン／オフ制御されるプッシュプル形式の出力回路と、
その出力信号を出力する出力端子を有する第１ＩＣと、 第１電位系の電位と第２電位系の電位間の第１電源電圧
を有し、入力信号が入力される入力端子と、この入力端
子と前記第１電位もしくは第２電位系の電位との間に、
プルアップ若しくはプルダウン抵抗と、プルアップ若し
くはプルダウン可能な極性に直列に接続されたダイオー
ドを有する第２ＩＣからなり、 前記出力端子と前記入力端子とが接続されることを特徴
とする、ＩＣ間のインターフェースシステム。 - 【請求項２】 前記第２ＩＣは、さらに前記入力端子の
入力信号が入力され、前記第１電源電圧を駆動電源とす
るバッファを有することを特徴とする請求項１記載のＩ
Ｃ間のインターフェースシステム。 - 【請求項３】 前記第１ＩＣがディスクコントローラと
して磁気記録駆動装置に搭載されているＩＣであり、前
記第２ＩＣがディスクドライバとして前記磁気記録駆動
装置に搭載されているＩＣであることを特徴とする請求
項１，２記載のＩＣ間のインターフェースシステム。 - 【請求項４】 第１電位系の電位と第２電位系の電位間
の第１電源電圧を有し、入力信号が入力される入力端子
と、この入力端子と前記第１電位もしくは第２電位系の
電位との間に、プルアップ若しくはプルダウン抵抗と、
プルアップ若しくはプルダウン可能な極性に直列に接続
されたダイオードとを有することを特徴とするＩＣ。 - 【請求項５】 前記入力端子の入力信号が入力され、前
記第１電源電圧を駆動電源とするバッファを有すること
を特徴とする、請求項４記載のＩＣ。 - 【請求項６】 前記第１電源電圧を、それより高い第２
電源電圧から形成する電圧調整回路を有していることを
特徴とする請求項４、５記載のＩＣ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332014A JP3608199B2 (ja) | 2001-10-30 | 2001-10-30 | Ｉｃ間のインターフェースシステム、及びｉｃ |
| US10/274,012 US7042270B2 (en) | 2001-10-30 | 2002-10-18 | Interface system between controller IC and driver IC, and IC suitable for such interface system |
| US11/370,506 US20060152271A1 (en) | 2001-10-30 | 2006-03-07 | Interface system between controller IC and driver IC, and IC suitable for such interface system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332014A JP3608199B2 (ja) | 2001-10-30 | 2001-10-30 | Ｉｃ間のインターフェースシステム、及びｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133944A true JP2003133944A (ja) | 2003-05-09 |
| JP3608199B2 JP3608199B2 (ja) | 2005-01-05 |
Family
ID=19147498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332014A Expired - Fee Related JP3608199B2 (ja) | 2001-10-30 | 2001-10-30 | Ｉｃ間のインターフェースシステム、及びｉｃ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7042270B2 (ja) |
| JP (1) | JP3608199B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007116468A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 閾値補正回路，閾値補正機能付き集積回路および閾値補正機能付き回路基板 |
| JP2008078929A (ja) * | 2006-09-20 | 2008-04-03 | Kenwood Corp | インターフェース回路 |
| JP2009188790A (ja) * | 2008-02-07 | 2009-08-20 | Spansion Llc | 出力バッファ回路 |
| KR101214216B1 (ko) | 2010-11-03 | 2012-12-20 | 주식회사 현대케피코 | 배터리 관리 시스템의 스탠바이 모드 진입 장치 및 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4167201B2 (ja) * | 2004-04-21 | 2008-10-15 | 株式会社日立製作所 | 周波数出力回路 |
| US20060119380A1 (en) * | 2004-12-07 | 2006-06-08 | Jason Gonzalez | Integrated circuit input/output signal termination with reduced power dissipation |
| JP2006310512A (ja) * | 2005-04-28 | 2006-11-09 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
| US7912439B2 (en) * | 2005-11-25 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and operating method thereof |
| JP4893404B2 (ja) * | 2007-03-26 | 2012-03-07 | 住友電気工業株式会社 | 光データリンク |
| US8390360B2 (en) | 2011-01-12 | 2013-03-05 | Advanced Micro Devices, Inc. | Electronic component protection power supply clamp circuit |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897723A (ja) * | 1981-12-07 | 1983-06-10 | Toshiba Corp | インタフエ−ス回路 |
| JPS5979662A (ja) * | 1982-10-28 | 1984-05-08 | Toshiba Corp | インタフエイス回路 |
| JPH01215118A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 半導体集積回路 |
| JPH05259879A (ja) * | 1991-03-15 | 1993-10-08 | Hitachi Ltd | 入出力バッファ |
| JPH0746104A (ja) * | 1994-02-04 | 1995-02-14 | Kawasaki Steel Corp | プログラマブル入力回路 |
| JPH09116418A (ja) * | 1995-10-20 | 1997-05-02 | Hitachi Ltd | 出力バッファ回路 |
| JP2000216833A (ja) * | 1999-01-25 | 2000-08-04 | Hitachi Ltd | 受信回路インタフェ―ス |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301379A (en) * | 1979-10-17 | 1981-11-17 | Ncr Corporation | Latching Schmitt trigger circuit |
| US4656373A (en) * | 1984-11-26 | 1987-04-07 | Rca Corporation | High-speed voltage level shift circuit |
| US4763184A (en) * | 1985-04-30 | 1988-08-09 | Waferscale Integration, Inc. | Input circuit for protecting against damage caused by electrostatic discharge |
| US4745477A (en) * | 1986-07-07 | 1988-05-17 | Rca Corporation | Antijitter arrangement for synchronizing pulse separator |
| US5124877A (en) * | 1989-07-18 | 1992-06-23 | Gazelle Microcircuits, Inc. | Structure for providing electrostatic discharge protection |
| KR950007572B1 (ko) * | 1992-03-31 | 1995-07-12 | 삼성전자주식회사 | Esd 보호장치 |
| JP3006320B2 (ja) * | 1992-10-21 | 2000-02-07 | モトローラ株式会社 | 高効率ドライバ−を有する電圧変換回路 |
| US5483152A (en) * | 1993-01-12 | 1996-01-09 | United Memories, Inc. | Wide range power supply for integrated circuits |
| US5745381A (en) * | 1994-06-27 | 1998-04-28 | Matsushita Electric Industrial | Apparatus and method for evaluating operability of appliances and an apparatus for improving the operability of the appliances |
| AU6388796A (en) * | 1995-09-11 | 1997-04-01 | Analog Devices, Inc. | Electrostatic discharge protection network and method |
| US5903184A (en) * | 1995-12-19 | 1999-05-11 | Rohm Co., Ltd. | Semiconductor device having protection circuit |
| US5754381A (en) * | 1997-02-04 | 1998-05-19 | Industrial Technology Research Institute | Output ESD protection with high-current-triggered lateral SCR |
| TW421874B (en) * | 1998-01-09 | 2001-02-11 | Winbond Electronics Corp | Integrated structure for output buffer and silicon controlled rectifier |
| US6005432A (en) * | 1998-04-01 | 1999-12-21 | S3 Incorporated | Voltage level shift system and method |
| US6369427B1 (en) * | 1998-11-03 | 2002-04-09 | Vlsi, Technology, Inc. | Integrated circuitry, interface circuit of an integrated circuit device, and cascode circuitry |
| US6144542A (en) * | 1998-12-15 | 2000-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD bus lines in CMOS IC's for whole-chip ESD protection |
| US6411122B1 (en) * | 2000-10-27 | 2002-06-25 | Intel Corporation | Apparatus and method for dynamic on-die termination in an open-drain bus architecture system |
| DE10120672C2 (de) * | 2001-04-27 | 2003-03-20 | Infineon Technologies Ag | Datenregister mit integrierter Signalpegelwandlung |
| US6611025B2 (en) * | 2001-09-05 | 2003-08-26 | Winbond Electronics Corp. | Apparatus and method for improved power bus ESD protection |
| US6873203B1 (en) * | 2003-10-20 | 2005-03-29 | Tyco Electronics Corporation | Integrated device providing current-regulated charge pump driver with capacitor-proportional current |
-
2001
- 2001-10-30 JP JP2001332014A patent/JP3608199B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-18 US US10/274,012 patent/US7042270B2/en not_active Expired - Lifetime
-
2006
- 2006-03-07 US US11/370,506 patent/US20060152271A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897723A (ja) * | 1981-12-07 | 1983-06-10 | Toshiba Corp | インタフエ−ス回路 |
| JPS5979662A (ja) * | 1982-10-28 | 1984-05-08 | Toshiba Corp | インタフエイス回路 |
| JPH01215118A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 半導体集積回路 |
| JPH05259879A (ja) * | 1991-03-15 | 1993-10-08 | Hitachi Ltd | 入出力バッファ |
| JPH0746104A (ja) * | 1994-02-04 | 1995-02-14 | Kawasaki Steel Corp | プログラマブル入力回路 |
| JPH09116418A (ja) * | 1995-10-20 | 1997-05-02 | Hitachi Ltd | 出力バッファ回路 |
| JP2000216833A (ja) * | 1999-01-25 | 2000-08-04 | Hitachi Ltd | 受信回路インタフェ―ス |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007116468A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 閾値補正回路，閾値補正機能付き集積回路および閾値補正機能付き回路基板 |
| JPWO2007116468A1 (ja) * | 2006-03-31 | 2009-08-20 | 富士通株式会社 | 閾値補正回路，回路および閾値補正機能付き回路基板 |
| US7705646B2 (en) | 2006-03-31 | 2010-04-27 | Fujitsu Limited | Threshold correction circuit, integrated circuit with threshold correction function, and circuit board with threshold correction function |
| JP4638939B2 (ja) * | 2006-03-31 | 2011-02-23 | 富士通株式会社 | 閾値補正回路，回路および閾値補正機能付き回路基板 |
| CN101416389B (zh) * | 2006-03-31 | 2012-07-18 | 富士通株式会社 | 阈值修正电路、带阈值修正功能的集成电路及电路板 |
| JP2008078929A (ja) * | 2006-09-20 | 2008-04-03 | Kenwood Corp | インターフェース回路 |
| JP2009188790A (ja) * | 2008-02-07 | 2009-08-20 | Spansion Llc | 出力バッファ回路 |
| KR101214216B1 (ko) | 2010-11-03 | 2012-12-20 | 주식회사 현대케피코 | 배터리 관리 시스템의 스탠바이 모드 진입 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3608199B2 (ja) | 2005-01-05 |
| US20060152271A1 (en) | 2006-07-13 |
| US7042270B2 (en) | 2006-05-09 |
| US20030080797A1 (en) | 2003-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3799341B2 (ja) | ゲート駆動回路及び半導体装置 | |
| JP5938852B2 (ja) | 電圧制御型スイッチング素子のゲート駆動回路 | |
| JP3618829B2 (ja) | ノイズの影響を受けないリセット優先レベルシフト回路 | |
| KR100351530B1 (ko) | 언더슈트 억제 전계효과 트랜지스터 스위치 | |
| US6753708B2 (en) | Driver circuit connected to pulse shaping circuitry and method of operating same | |
| US7705638B2 (en) | Switching control circuit with reduced dead time | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| JP3386602B2 (ja) | 出力回路装置 | |
| US20080018365A1 (en) | Coil Load Drive Output Circuit | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| JP2003133944A (ja) | Ｉｃ間のインターフェースシステム、及びｉｃ | |
| US20180069537A1 (en) | Level shift circuit and semiconductor device | |
| JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
| US5864245A (en) | Output circuit with overvoltage protection | |
| JP2004222119A (ja) | 半導体集積回路 | |
| JP2008219664A (ja) | スイッチング回路 | |
| JP3299071B2 (ja) | 出力バッファ回路 | |
| JP2944277B2 (ja) | バッファ回路 | |
| JP4473293B2 (ja) | 半導体装置の入出力回路 | |
| JP2004072424A (ja) | Ｍｏｓゲートトランジスタのゲート駆動回路 | |
| EP1389833B1 (en) | Method and circuit for reducing hot-carrier injection stress | |
| JP2001094402A (ja) | 半導体集積回路の出力回路 | |
| JPWO2005088815A1 (ja) | モータ駆動回路 | |
| JP2006086905A (ja) | スルーレート調整回路 | |
| JP3823853B2 (ja) | 駆動回路及びそれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040922 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |