KR960005892A - 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법 - Google Patents

반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법 Download PDF

Info

Publication number
KR960005892A
KR960005892A KR1019940016248A KR19940016248A KR960005892A KR 960005892 A KR960005892 A KR 960005892A KR 1019940016248 A KR1019940016248 A KR 1019940016248A KR 19940016248 A KR19940016248 A KR 19940016248A KR 960005892 A KR960005892 A KR 960005892A
Authority
KR
South Korea
Prior art keywords
reactor
gas
main
semiconductor device
oxide film
Prior art date
Application number
KR1019940016248A
Other languages
English (en)
Other versions
KR100187674B1 (ko
Inventor
박미라
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940016248A priority Critical patent/KR100187674B1/ko
Priority to GB9513226A priority patent/GB2291171B/en
Priority to CN95109254A priority patent/CN1047871C/zh
Priority to US08/499,241 priority patent/US5631199A/en
Publication of KR960005892A publication Critical patent/KR960005892A/ko
Application granted granted Critical
Publication of KR100187674B1 publication Critical patent/KR100187674B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/935—Gas flow control

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법에 관한 것으로, 산화공정시 N2O 및 NH3의 분해온도 차이에 의해 발생되는 H2증가에 따른 불량요소를 제거하기 위해 고온의 소오스 반응로(Source Furnace)에서 N2O 가스를 먼저 분해시키고 저온으로 유지되는 메인 반응로(Main Furnace)에서 N2O와 NH3를 반응시켜 산화시키므로써 소자의 버지트를 감소시키며 산화막의 질을 향상시킬 수 있는 반도체 소자제조용 반응로 및 그를 이용한 게이트 산화막 형성방법에 관한 것이다.

Description

반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본발명에 따른 반도체 소자 제조용 반응로의 구조도.

Claims (4)

  1. 반도체 소자 제조용 반응로에 있어서, 가스배기구(7) 및 제1 가스주입구(9A)가 각각 형성되며 내부에는 웨이퍼(5)가 장착된 보트(4)가 놓일 수 있는 산화공정을 위한 메인 반응로 (6)와, 제2 가스주입구(9)가 형성되며 연결관로(10)를 통해 상기 메인반응로(6)와 접속되어 상기 메인 반응로(6)에 고온에 의해 분해된 가스를 공급하기 위한 소오스 반응로(8)로 이루어지는 것을 특징으로 하는 반도체소자 제조용 반응로.
  2. 반도체 소자제조용 반응로를 이용한 게이트 산화막 형성방법에 있어서, 웨이퍼(5)를 일정온도의 메인 반응로(6) 내부로 로드시키고, N2O 가스를 제2 가스 주입구(9)를 통해 일정온도의 소오스 반응로(8)내부로 주입시키는 단계와, 상기 단계로부터 램프업 공정을 각각 실시하여 상기 메인 반응로(6) 및 소오스 반응로(8)의 온도를 상승시키는 단계와, 상기 단계로부터 N2가스 분위기의 메인반응로(6) 내부를 안정화시킨후, 상기 소오스 반응로(8)에서 분해된 N2O가스가 연결관로(10)를 통해 메인 반응로(6)로 플로우 되면 예비산화공정을 진행시키는 단계와, 상기 단계로부터 상기 분해된 N2O 가스 및 제1 가스 주입구(9A)를 통해 주입된 NH3가스 분위기하에서 메인 산화공정을 진행하는 단계와. 상기 단계로 부터 상기 분해된 N2가스 분위기 하에서 정화공정을 진행시키는 단계와, 상기 단계로 부터 N2O 가스 분위기 하에서 열처리 한후, 램프 다운 공정을 실시하여 상기 메인 반응로(6)의 온도를 하강시키고 상기 웨이퍼(5)를 언로드 시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자 제조용 반응로를 이용한 게이트 산화막 형성방법.
  3. 제2항에 있어서, 상기 램프 업 공정실시후 상기 소오스 반응로의 온도는 900 내지 1000℃ 이며, 상기 메인 반응로의 온도는 700 내지 900℃ 인 것을 특징으로 하는 반도체 소자 제조용 반응로를 이용한 게이트 산화막 형성방법.
  4. 제2항에 있어서, 상기 메인 산화 공정시 상기 소오스 반응로(8)로부터 공급되는 N2O 가스의 흐름비는 2 내지 10%인 것을 특징으로 하는 반도체 소자 제조용 반응로를 이용한 게이트 산화막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016248A 1994-07-07 1994-07-07 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법 KR100187674B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940016248A KR100187674B1 (ko) 1994-07-07 1994-07-07 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법
GB9513226A GB2291171B (en) 1994-07-07 1995-06-29 A method of forming an oxide film on a semiconductor device
CN95109254A CN1047871C (zh) 1994-07-07 1995-07-07 半导体器件制造用炉及用其形成栅氧化层的方法
US08/499,241 US5631199A (en) 1994-07-07 1995-07-07 Furnace for manufacturing a semiconductor device, and a method of forming a gate oxide film by utilizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016248A KR100187674B1 (ko) 1994-07-07 1994-07-07 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR960005892A true KR960005892A (ko) 1996-02-23
KR100187674B1 KR100187674B1 (ko) 1999-06-01

Family

ID=19387453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016248A KR100187674B1 (ko) 1994-07-07 1994-07-07 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법

Country Status (4)

Country Link
US (1) US5631199A (ko)
KR (1) KR100187674B1 (ko)
CN (1) CN1047871C (ko)
GB (1) GB2291171B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541141A (en) * 1995-02-27 1996-07-30 Hyundai Electronics Industries Co., Ltd. Method for forming an oxynitride film in a semiconductor device
US5880040A (en) * 1996-04-15 1999-03-09 Macronix International Co., Ltd. Gate dielectric based on oxynitride grown in N2 O and annealed in NO
US5821172A (en) * 1997-01-06 1998-10-13 Advanced Micro Devices, Inc. Oxynitride GTE dielectrics using NH3 gas
US5840610A (en) * 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas
JPH10209168A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体装置の製造方法
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US6159866A (en) * 1998-03-02 2000-12-12 Applied Materials, Inc. Method for insitu vapor generation for forming an oxide on a substrate
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US6352941B1 (en) * 1998-08-26 2002-03-05 Texas Instruments Incorporated Controllable oxidation technique for high quality ultrathin gate oxide formation
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
JP2001274154A (ja) 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
JP2001305368A (ja) * 2000-04-21 2001-10-31 Shin Etsu Chem Co Ltd 光導波路基板の製造方法
TW578214B (en) 2000-05-29 2004-03-01 Tokyo Electron Ltd Method of forming oxynitride film or the like and system for carrying out the same
WO2006082468A1 (en) * 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for high-temperature annealing a multilayer wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662996A (en) * 1970-03-23 1972-05-16 Holcroft & Co Multi-chamber carburizing apparatus
US4597736A (en) * 1985-05-03 1986-07-01 Yield Engineering Systems, Inc. Method and apparatus for heating semiconductor wafers
ES2084606T3 (es) * 1988-12-21 1996-05-16 At & T Corp Procedimiento de oxidacion termica de crecimiento modificado para oxidos delgados.
US5227340A (en) * 1990-02-05 1993-07-13 Motorola, Inc. Process for fabricating semiconductor devices using a solid reactant source
US5057463A (en) * 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
JP2655449B2 (ja) * 1990-11-21 1997-09-17 日本電気株式会社 半導体集積回路の製造方法
US5187113A (en) * 1991-05-17 1993-02-16 United Technologies Corporation Field oxide termination and gate oxide formation
KR940009597B1 (ko) * 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법
US5244843A (en) * 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
JP3214092B2 (ja) * 1992-09-18 2001-10-02 ソニー株式会社 半導体装置の製法及び半導体製造装置
US5360769A (en) * 1992-12-17 1994-11-01 Micron Semiconductor, Inc. Method for fabricating hybrid oxides for thinner gate devices
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
US5541141A (en) * 1995-02-27 1996-07-30 Hyundai Electronics Industries Co., Ltd. Method for forming an oxynitride film in a semiconductor device

Also Published As

Publication number Publication date
GB9513226D0 (en) 1995-09-06
GB2291171B (en) 1999-02-10
CN1047871C (zh) 1999-12-29
CN1118518A (zh) 1996-03-13
GB2291171A (en) 1996-01-17
US5631199A (en) 1997-05-20
KR100187674B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR960005892A (ko) 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법
KR100289800B1 (ko) 절연막의 형성방법
JPH06140392A (ja) 半導体装置の製造方法
CN104810263B (zh) 栅氧化层的制造方法
JPS5975629A (ja) 半導体装置の製造方法
JPH0567577A (ja) 縦型拡散・ｃｖｄ炉
KR980006521A (ko) 반도체소자의 게이트 산화막 제조방법
KR960039193A (ko) 반도체 소자의 산화막 제조방법
KR100332129B1 (ko) 반도체소자의산화막형성방법
KR960019592A (ko) 웨이퍼에서의 불순물 농도 감소 방법
JPS60165729A (ja) 半導体高圧酸化装置
KR950027998A (ko) 반도체 소자의 필드 산화막 형성방법
JPS63199434A (ja) 絶縁膜の形成方法
JP2735250B2 (ja) シリコン酸化膜の形成方法
JPH05226345A (ja) 半導体製造装置および半導体製造方法
KR960026432A (ko) 게이트 산화막 형성 방법
JP2746639B2 (ja) パイロ酸化，リン拡散におけるウェーハ前処理方法
KR950027999A (ko) 반도체 소자의 산화막 형성방법
KR960002661A (ko) 반도체 소자의 게이트 산화막 형성방법
KR20020001253A (ko) 플래시 이이피롬의 폴리사이드 산화 방법
KR940012489A (ko) 반도체장치 제조방법
JPS622548A (ja) 膜形成法
JPS61284925A (ja) 半導体装置の製造方法
KR20030058841A (ko) 습식산화를 이용한 희생 산화막 생성방법
JPS5974631A (ja) ドライエツチング法及びそのための装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee