KR960003123A - 에러정정장치 및 방법 - Google Patents

에러정정장치 및 방법 Download PDF

Info

Publication number
KR960003123A
KR960003123A KR1019950015995A KR19950015995A KR960003123A KR 960003123 A KR960003123 A KR 960003123A KR 1019950015995 A KR1019950015995 A KR 1019950015995A KR 19950015995 A KR19950015995 A KR 19950015995A KR 960003123 A KR960003123 A KR 960003123A
Authority
KR
South Korea
Prior art keywords
error
data
syndrome
generation
bit
Prior art date
Application number
KR1019950015995A
Other languages
English (en)
Other versions
KR0175111B1 (ko
Inventor
토루 타데이시
까쓰미 무라노
타까야수 아오끼
히로아끼 사토
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960003123A publication Critical patent/KR960003123A/ko
Application granted granted Critical
Publication of KR0175111B1 publication Critical patent/KR0175111B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

통신내용을 나타내는 정보비트를 복수의 생성행렬에 의해 다중으로 부호화된 통신데이터를 수신하는 수신수단과, 상기 수신수단에 의해 수신된 통신데이터를 상기 복수의 생성행렬중의 소정의 생성행렬과 직교하는 검사행렬에 의거하여 복호하여, 상기 정보비트에 생긴 에러위치를 검출하는 에러위치 검출수단과, 상기 에러위치 검출수단이 사용한 생성행렬 이외의 생성행렬과 각각 직교하는 복수의 검사행렬과, 상기 에러위치 검출수단에 의해 검출된 에러위치에 의거해서 상기 정보비트에 생긴 에러를 나타내는 복수의 의사신드롬을 생성하는 의사신드롬 생성수단과, 상기 수신수단에 의해 수신된 통신데이터와 상기 복수의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러의 증후를 나타내는 복수의 신드롬을 생성하는 신드롬생수단과, 상기 의사신드롬 생성수단이 생성한 복수의 의사신드롬과 상기 신드롬 생성수단이 생성한 복수의 신드롬이 서로 일치할 경우에만 상기 정보비트에 생긴 에러를 정정하는 에러 정정수단을 구비한 에러정정장치.

Description

에러정정장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 제1실시예의 에러정정 시스탬의 구성을 나타낸 볼록도,
제2도는 가변길이의 정보비트에 대해 에러검출 부호화 및 에러정정 부호화를 행한 경우의 통신데이터의 데이터구조를 나타낸 도면,
제4도는 에러정정 부호화 후에 에러검출 부호화를 행한 경우의 통신데이터의 데이터구조를 나타낸 도면.

Claims (21)

  1. 통신내용을 나타내는 정보비트를 복수의 생성행렬에 의해 다중으로 부호화한 통신데이터를 수신하는 수신수단과, 상기 수신수단에 의해 수신된 통신데이터를 상기 복수의 생성행렬중의 소정의 하나의 생성행렬과 직교하는 검사행렬에 의거하여 복호하여, 상기 정보비트에 생긴 에러위치를 검출하는 에러위치 검출수단과, 상기 에러위치 검출수단이 사용한 생성행렬 이외의 생성행렬과 각각 직교하는 복수의 검사행렬과, 상기 에러위치 검출수단에 의해 검출된 에러위치에 의거해서 상기 정보비트에 생긴 에러를 나타내는 복수의 의사신드롬을 형성하는 의사신드롬 생성수단과, 상기 수신수단에 의해 수신된 통신데이터와 상기 복수의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러의 증후를 나타내는 복수의 신드롬을 생성하는 신드롬 생성수단과, 상기 의사신드롬 생성수단이 생성한 복수의 의사신드롬과 상기 신드롬 생성수단이 생성한 복수의 신드롬이 서로 일치할 경우에만 상기 정보비트에 생긴 에러를 정정하는 에러 정정수단을 구비한 에러정정장치.
  2. 제1항에 있어서, 상기 통신데이터는 상기 정보비트를 소정의 생성행렬에 의해 부호화한 데이터를 1 또는 복수의 규약표준형의 생성행렬로 부호화하여, 상기 정보비트에 복수의 검사사비트를 부가한 데이터 구조를 포함하는 에러정정장치.
  3. 제2항에 있어서, 상기 수신수단은 통신내용을 나타내는 정보비트를 제1의 생성다항식에 의거한 제1의 생성행렬에 의해 부호화한 제1의 데이터를 제2의 생성다항식에 의거한 규약표준형의 제2의 생성행렬에 의해 다시 부호화한 상기 제1의 데이터 및 검사비트로 되는 제2의 데이터를 수신하고, 상기 에러위치 검출수단은 상기 수신수단에 의해 수신된 제2의 데이터를 상기 제2의 생성행렬과 직교하는 제2의 검사행렬에 의거해서 복호하여 상기 제1의 데이터에 생긴 에러위치를 검출하고, 상기 의사신드롬 생성수단은 상기 에러위치 검출수단에 의해 검출된 에러위치와 상기 제1의 생성다항식에 의거해서 상기 정보비트에 생긴 에러의 의사신드롬을 생성하고 상기 신드롬 생성수단은 상기 수신수단에 의해 수신된 제2의 데이터로부터 상기 검사비트를 제외한 데이터와 상기 제1의 생성행렬과 직교하는 제1의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러의 증후를 나타내는 신드롬을 생성하고, 상기 에러정정수단은 상기 의사신드롬 생성수단이 생성한 의사신드롬과 상기 신드롬 생성수단이 생성한 신드롬이 동일할 경우에는 상기 정보비트에 생긴 에러를 정정하는 에러정정장치.
  4. 제3항에 있어서, 상기 에러위치 검출수단은 에러가 생긴 비트의 위치를 상기 제2의 데이터의 우단의 비트를 기준위치로 한 에러위치로 하여 검출하고, 상기 의사신드롬 생성수단은 상기 에러위치 검출수단이 검출한 에러위치를 상기 제1의 데이터의 우단의 비트를 기준으로 한 에러위치로 변환하여, 변환후의 에러위치에 의거해서 의사신드롬을 생성하고, 상기 신드롬 생성수단은 상기 제1의 데이터의 우단의 비트를 기준으로 한 신드롬을 생성하는 에러정정장치.
  5. 제3항에 있어서, 상기 에러위치 검출수단은 에러가 생긴 비트의 위치를 상기 제2의 데이터의 좌단의 비트를 기준위치로 한 에러위치로서 검출하고, 상기 의사신드롬 생성수단은 상기 에러위치 검출수단이 검출한 에러 위치에 의거해서 상기 신드롬 생성수단이 생성하는 신드롬의 형식에 적합한 의사신드롬을 생성하고, 상기 신드롬 생성수단은 상기 제1의 데이터의 좌단의 비트를 기준으로 한 신드롬을 생성하는 에러정정장치.
  6. 제4항에 있어서, 상기 제1의 검사행렬은 에러위치 로케이터 i와, 이 에러위치 로케이터 i를 상기 제1의 생성다항식을 사용하여 변환한 f(i)로 된 순회중복부호에 의거해서 구성되는 에러정정장치.
  7. 제6항에 있어서, 상기 의사신드롬 생성수단은 상기 제1의 생성다항식이 속하는 갈루아(galois)체상의 프로베뉴스(probenius) 변환테이블을 가지며, 이 프로베뉴스 변환테이블을 참조하여 상기 에러위치 검출수단으로부터 검출된 에러위치에 대응하는 의사신드롬을 생성하는 에러정정장치.
  8. 제2항에 있어서, 상기 수신수단은 통신내용을 나타내는 정보비트를 제1의 생성다항식에 의거한 규약표준형의 제1의 생성행렬로 부호화한 정보비트와 제1의 검사비트로 되는 제1의 데이터를 제2의 생성다항식에 의거한 규약표준형의 제2의 생성행렬에 의해 다시 부호화한 상기 제1의 데이터 및 제2의 검사비트로 되는 제2의 데이터를 수신하고, 상기 에러위치 검출수단은 상기 수신수단에 의해 수신된 제2의 데이터로부터 제2의 검사비트를 제외한 데이터를 상기 제1의 생성행렬과 직교하는 제1의 검사행렬에 의거해서 복호하여, 상기 제1의 데이터에 생긴 에러위치를 검출하고, 상기 의사신드롬 생성수단은 상기 에러위치 검출수단에 의해 검출된 에러위치와 상기 제2의 생성다항식에 의거해서 상기 정보비트에 생긴 에러의 의사신드롬을 생성하고, 상기 신드롬 생성수단은 상기 수신수단에 의해 수신된 제2의 데이터와 상기 제2의 생성행렬과 직교하는 제2의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러의 신드롬을 생성하고, 상기 에러정정수단은 상기 의사신드롬 생성수단이 생성한 의사신드롬과 상기 신드롬 생성수단이 생성한 신드롬이 동일할 경우에는 상기 정보비트에 생긴 에러를 정정하는 에러정정장치.
  9. 제8항에 있어서, 상기 에러위치 검출수단은 에러가 생긴 비트의 위치를 상기 제1의 데이터의 우단의 비트를 기준위치로 한 에러위치로서 검출하고, 상기 의사신드롬 생성수단은 상기 에러위치 검출수단이 검출한 에러 위치를 상기 제2의 데이터의 우단의 비트를 기준으로 한 에러위치로 변환하여, 변환후의 에러위치에 의거해서 의사신드롬을 생성하고, 상기 신드롬 생성수단은 상기 제2의 데이터의 우단의 비트를 기준으로 한 신드롬을 생성하는 에러정정장치.
  10. 통신내용을 나타내는 정보비트를 다중으로 부호화한 통신데이터를 출력하는 부호화장치와, 상기 부호화 장치가 출력한 통신데이터를 복호화하여 에러정정을 하는 복호화장치를 갖는 에러정정 시스템에 있어서, 상기 부호화장치는 상기 정보비트를 복수의 생성행렬에 의해 다중으로 부호화한 통신데이타를 생성하는 부호화 수단과, 상기 부호화수단이 생성한 통신데이터를 송신하는 송신수단을 구비하고, 상기 복호화장치는 상기 부호화장치가 출력한 상기 통신데이터를 수신하는 수신수단과, 상기 수신수단에 의해 수신된 통신데이터를 상기 복수의 생성행렬중의 소정의 하나의 생성행렬과 직교하는 검사행렬에 의거해서 복호하여, 상기 정보비트에 생긴 에러 위치를 검출하는 에러위치 검출수단과, 상기 에러위치 검출수단이 사용한 생성행렬 이외의 생성행렬과 각각직교하는 복수의 검사행렬과 상기 에러 위치 검출수단에 의해 검출된 에러위치에 의거해서 상기 정보비트에 생긴 에러를 나타내는 복수의 의사신드롬을 생성하는 의사신드롬 생성수단과, 상기 수신수단에 의해 수신된 통신데이터와 상기 복수의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러의 증후를 나타내는 복수의 신드롬을 생성하는 신드롬 생성수단과, 상기 의사신드롬 생성수단이 생성한 복수의 의사신드롬과 상기 신드롬 생성수단이 생성한 복수의 신드롬이 서로 일치하는 경우에만 상기 정보비트에 생긴 에러를 정정하는 에러정정 수단을 구비하는 에러정정 시스템.
  11. 제10항에 있어서, 상기 통신데이터는 상기 정보비트를 소정의 생성행렬에 의해 부호화한 데이터를 1또는 복수의 규약표준형의 생성행렬로 부호화하여, 상기 정보비트에 복수의 검사비트를 부가한 데이터 구조를 포함하는 에러정정 시스템.
  12. 제11항에 있어서, 상기 부호화수단은 상기 정보비트를 제1의 생성다항식에 의거한 제1의 생성행렬에 의해 부호화한 제1의 데이터를 생성하는 제1의 부호화수단과, 상기 제1의 부호화수단에 의해 생성된 제1의 데이터를 제2의 생성다항식에 의거한 규약표준형의 제2의 생성행렬에 의해 부호화한 상기 제1의 데이터 및 검사비트로 되는 제2의 데이터를 생성하는 제2의 부호화수단을 구비하고, 상기 에러위치 검출수단은 상기 수신수단에 의해 수신된 제2의 데이터를 상기 제2의 생성행렬과 직교하는 제2의 검사행렬에 의거해서 복호하여, 상기 제1의 데이터에 생긴 에러위치를 검출하고. 상거 의사신드롬 생성수단은 상기 에러위치 검출수단에 의해 검출된 에러위치를 상기 제1의 생성다항식에 의거해서 상기 정보비트에 생긴 에러의 의사신드롬을 생성하고, 상기 신드롬 생성수단은 상기 수신수단에 의해 수신된 제2의 데이터로부터 상기 검사비트를 제외한 데이터와 상기 제1의 생성행렬과 직교하는 제1의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러의 증후를 나타내는 신드롬을 생성하고, 상기 에러정정수단은 상기 의사신드롬 생성수단이 생성한 의사신드롬과 상기 신드롬 생성수단이 생성한 신드롬이 동일한 경우에는 상기 정보비트에 생긴 에러를 정정하는 에러정정 시스탬.
  13. 제12항에 있어서, 상기 에러위치 검출수단은 에러가 생긴 비트의 위치를 상기 제2의 테이터의 우단의 비트를 기준위치로 한 에러위치로서 검출하고, 상기 의사신드롬 생성수단은 상기 에러위치 검출수단이 검출한 에러위치를 상기 제1의 데이터의 우단의 비트를 기준으로 한 에러위치로 변환하여, 변환후의 에러위치에 의거해서 의사신드롬을 생성하고, 상기 신드롬 생성수단은 상기 제1의 데이터의 우단의 비트틀 기준으로 한 신드롬을 생성하는 에러위치 시스탬.
  14. 제11항에 있어서, 상기 부호화수단은 상기 정보비트를 제1의 생성다항식에 의거한 규약표준형의 제1의 생성행렬로 부호화한 정보비트와 제1의 검사비트로 된 제1의 데이터를 생성하는 제1의 부호화수단과, 상기 제1의 부호화수단에 의해 생성된 제1의 데이타를 제2의 생성다항식에 의거한 규약표준형의 제2의 생성행렬에 의해 부호화한 상기 제1의 데이터 및 제2의 검사비트로 되는 제2의 데이터를 생성하는 제2의 부호화수단을 구비하고, 상기 에러위치 검출수단은 상기 수신수단에 의해 수신된 제2의 데이터로부터 제2의 검사비트를 제외한 데이터를 상기 제1의 생성행렬과 직교하는 제1의 검사행렬에 의거해서 복호하여, 상기 제1의 데이터에 생긴 에러위치를 검출하고, 상기 의사신드롬 생성수단은 상기 에러위치 검출수단에 의해 검출된 에러위치와 상기 제2의 생성다항식에 의거해서 상기 정보비트에 생긴 에러의 신드롬을 생성하고, 상기 신드롬 생성수단은 상기 수신수단에 의해 수신된 제2의 데이터와 상기 제2의 생성행렬과 직교하는 제2의 검사행렬과의 곱을 취하여,상기 정보비트에 생긴 에러의 신드롬을 생성하고, 상기 에러정정수단은 상기 의사신드롬 생성수단이 생성한 의사신드롬과 상기 신드톰 생성수단이 생성한 신드롬이 동일할 경우에는 상기 정보비트에 생긴 에러를 정정하는 에러정정 시스탬.
  15. 제14항에 있어서, 상기 에러위치 검출수단은 에러가 생긴 비트의 위치를 상기 제1의 데이터의 우단의 비트를 기준위치로 한 에러위치로서 검출하고, 상기 의사신드롬 생성수단은 상기 에러위치 검출수단이 검출한 에러위치를 상기 제2의 데이터의 우단의 비트를 기준으로 한 에러위치로 변환하여, 변환후의 에러위치에 의해서 의사신드롬을 생성하고, 상기 신드롬 생성수단온 상기 제2의 데이터의 우단의 비트를 기준으로 한 신드롬을 생성하는 에러정정 시스탬.
  16. 통신내용을 나타내는 정보비트를 복수의 생성행렬에 의해 다중으로 부호화한 통신데이터를 수신하는 제1의 과정과, 상기 제1의 과정에서 수신된 통신데이터를 상기 복수의 생성행렬중의 소정의 하나의 생성행렬과 직교하는 검사행렬에 의거하고 복호하여, 상기 정보비트에 생긴 에러위치를 검출하는 제2의 과정과, 상기 제2의 과정에서 사용한 생성행렬 이외의 생성행렬과 각각 직교하는 복수의 검사행렬과 상기 제2의 과정에서 검출된 에러위치에 의거해서 상기 정보비트에 생긴 에러를 나타내는 복수의 의사신드롬을 생성하는 제3의 과정과,상기 제1의 과정에서 수신된 통신데이터와 상기 복수의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러의 증후를 나타내는 복수의 신드롬을 생성하는 제4의 과정과, 상기 제3의 과정에서 생성한 복수의 의사신드롬과 상기 제4의 과정에서 생성한 복수의 신드롬이 서로 일치할 경우에만 상기 정보비트에 생긴 에러를 정정하는 제5의 과정으로 된 에러정정방법.
  17. 제16항에 있어서, 상기 통신데이터는 상기 정보비트를 소정의 생성행렬에 의해 부호화한 데이터를 1 또는 복수의 규약표준형의 생성행렬로 부호화하여, 상기 정보비트에 복수의 검사비트를 부가한 데이터 구조를 포함하는 에러정정방법.
  18. 제17항에 있어서, 상기 제1의 과정은 상기 정보비트를 제1의 생성다항식에 의거한 제1의 생성행렬에 의해 부호화한 제1의 데이터를 제2의 생성다항식에 의거한 규약표준형의 제2의 생성행렬에 의해 다시 부호화한 상기 제1의 데이터 및 검사비트로 된 재2의 데이터를 수신하고, 상기 제2의 과정은 상기 제1의 과정에서 수신된 제2의 데이터를 상기 제2의 생성행렬과 직교하는 제2의 검사행렬에 의거해서 복호하여, 상기 제1의 데이터에 생긴 에러위치를 검출하고, 상기 제3의 과정은 상기 제2의 과정에서 검출된 에러위치와 상기 제1의 생성다항식에 의거해서 상기 정보비트에 생긴 에러의 의사신드롬을 생성하고, 상기 제4의 과정은 상기 제1의 과정에서 수신된 제2의 데이터로부터 상기 검사비트를 제외한 데이터와 상기 제1의 생성행렬과 직교하는 제1의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러를 나타내는 신드롬을 생성하고, 상기 제5의 과정은 상기 제3의 과정에서 생성된 의사신드롬과 상기 제4의 과정에서 생성된 신드롬이 동일할 경우에는 상기 정보비트에 생긴 에러를 정정하는 에러정정방법.
  19. 제18항에 있어서, 상기 제2의 과정에서는 에러가 생긴 비트의 위치를 상기 제2의 데이터의 우단의 비트를 기준위치로 한 에러위치로서 검출하고, 상기 제3의 과정에서는 상기 제2의 과정에서 검출한 에러위치를 상기 제1의 데이터의 우단의 비트를 기준으로 한 위치로 변환하여, 변환후의 에러위치에 의거해서 의사신드롬을 생성하고, 상기 제4의 과정에서는 상기 제1의 데이터의 우단의 비트를 기준으로 한 신드롬을 생성하는 에러정정방법
  20. 제17항에 있어서, 상기 제1의 과정은 통신내용을 나타내는 정보비트를 제1의 생성다항식에 의거한 규약표준형의 제1의 생성행렬로 부호화한 정보비트와 제1의 검사비트로 되는 제1의 데이터를 제2의 생성다항식에 의거한 규약표준형의 제2의 생성행렬에 의해 다시 부호화한 상기 제1의 데이터 및 제2의 검사비트로 된 제2의 데이터를 수신하고, 상기 제2의 과정은 상기 제1의 과정에서 수신된 제2의 데이터로부터 제2의 검사비트를 제외한 데이터를 상기 제1의 생성행렬과 직교하는 제1의 검사행렬에 의거해서 복호하여, 상기 제1의 테이터에 생긴 에러위치를 검출하고, 상기 제3의 과정은 상기 제2의 과정에서 검출된 에러위치와 상기 제2의 생성다항식에 의거해서 상기 정보비트에 생긴 에러의 의사신드롬을 생성하고, 상기 제4의 과정은 상기 제1외 과정에서 수신된 제2의 데이터와 상기 제2의 생성행렬과 직교하는 제2의 검사행렬과의 곱을 취하여, 상기 정보비트에 생긴 에러의 증후를 나타내는 신드롬을 생성하고, 상기 제5의 과정은 상기 제3의 과정에서 셍성한 의사신드롬과 상기 제4의 과정에서 생성한 신드롬이 동일할 경우에는 상기 정보비트에 생긴 에러를 정정하는 에러정정방법.
  21. 제20항에 있어서, 상기 제2의 과정에서는 에러가 생긴 비트의 위치를 상기 제2의 데이터의 우단의 비트를 기준위치로 한 에러위치로서 검출하고, 상기 제3의 과정에서는 상기 제2의 과정에서 검출한 에러위치를 상기 제1의 데이터의 우단의 비트를 기준으로 한 에러위치로 변환하여, 변환후의 에러위치에 의거해서 의사신드롬을 생성하고, 상기 제4의 과정에서는 상기 제1의 데이터의 우단의 비트를 기준으로 한 신드롬을 생성하는 에러정정방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950015995A 1994-06-16 1995-06-16 에러정정장치 및 방법 KR0175111B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-134485 1994-06-16
JP6134485A JPH088760A (ja) 1994-06-16 1994-06-16 誤り訂正装置

Publications (2)

Publication Number Publication Date
KR960003123A true KR960003123A (ko) 1996-01-26
KR0175111B1 KR0175111B1 (ko) 1999-04-01

Family

ID=15129437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015995A KR0175111B1 (ko) 1994-06-16 1995-06-16 에러정정장치 및 방법

Country Status (4)

Country Link
US (1) US5898708A (ko)
JP (1) JPH088760A (ko)
KR (1) KR0175111B1 (ko)
CN (1) CN1080494C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505210B1 (ko) * 2002-03-12 2005-08-04 엘지전자 주식회사 에러 정정장치 및 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421066B1 (en) * 1996-06-12 2008-09-02 Estech Systems, Inc. Telephone call/voice processing system
US6516435B1 (en) * 1997-06-04 2003-02-04 Kabushiki Kaisha Toshiba Code transmission scheme for communication system using error correcting codes
KR100260415B1 (ko) * 1997-08-13 2000-07-01 윤종용 고속시리얼에러위치다항식계산회로
FR2769776B1 (fr) * 1997-10-09 1999-12-17 Alsthom Cge Alcatel Procede de codage bloc par code produit applicable notamment au codage d'une cellule atm
JP2000215619A (ja) * 1999-01-26 2000-08-04 Matsushita Electric Ind Co Ltd デ―タ誤り訂正装置
US6453440B1 (en) * 1999-08-04 2002-09-17 Sun Microsystems, Inc. System and method for detecting double-bit errors and for correcting errors due to component failures
US6658620B1 (en) * 2000-01-11 2003-12-02 Northrop Grumman Corporation Burst and packet wireless transmission using product codes with iterative decoding
JP3352659B2 (ja) * 2000-03-27 2002-12-03 松下電器産業株式会社 復号装置及び復号方法
EP1161022A1 (en) * 2000-05-25 2001-12-05 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Selective repeat protocol with dynamic timers
JP4090988B2 (ja) * 2001-06-01 2008-05-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デジタルシステム及び該デジタルシステムのエラー検出方法
EP1477982A4 (en) * 2002-02-20 2007-11-21 Sony Corp DATA RECORDING MEDIUM, DATA RECORDING METHOD AND / OR DEVICE, DATA PROCESSING AND DEVICE, DATA TRANSMISSION METHOD AND DATA RECEPTION PROCESS
US7764716B2 (en) * 2002-06-21 2010-07-27 Disney Enterprises, Inc. System and method for wirelessly transmitting and receiving digital data using acoustical tones
JP2005151299A (ja) 2003-11-18 2005-06-09 Sanyo Electric Co Ltd 無線通信装置、誤り訂正方法、および誤り訂正プログラム
JP4437760B2 (ja) * 2005-03-15 2010-03-24 三菱電機株式会社 光ディスク
JP4387968B2 (ja) * 2005-03-28 2009-12-24 富士通株式会社 障害検出装置および障害検出方法
US8196011B2 (en) 2006-02-15 2012-06-05 Hitachi Ulsi Systems Co., Ltd. Error detection and correction circuit and semiconductor memory
US8001449B2 (en) * 2007-07-27 2011-08-16 Yao-Chung Chang Syndrome-error mapping method for decoding linear and cyclic codes
JP2009010958A (ja) * 2008-07-07 2009-01-15 Sanyo Electric Co Ltd 無線通信装置、誤り訂正方法、および誤り訂正プログラム
TWI387214B (zh) * 2009-02-03 2013-02-21 Silicon Motion Inc 糾錯碼的解碼方法及電路
US9118351B2 (en) 2012-02-15 2015-08-25 Infineon Technologies Ag System and method for signature-based redundancy comparison
CN107845404A (zh) * 2017-10-30 2018-03-27 中北大学 一种新型低冗余二维矩阵码对存储器进行加固方法
DE102021133678A1 (de) * 2021-01-20 2022-07-21 Infineon Technologies Ag Korrektur von bitfehlern

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3688265A (en) * 1971-03-18 1972-08-29 Ibm Error-free decoding for failure-tolerant memories
US4282551A (en) * 1979-04-11 1981-08-04 Hitachi, Ltd. PCM Recording and reproducing apparatus
BE890280A (fr) * 1981-09-09 1982-03-09 Belge Lampes Mat Electr Mble Dispositif de codage et de decodage base sur un code de convolution
NL8200207A (nl) * 1982-01-21 1983-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
JPS58219852A (ja) * 1982-06-15 1983-12-21 Toshiba Corp エラ−訂正回路
US4527269A (en) * 1983-02-08 1985-07-02 Ampex Corporation Encoder verifier
JPS6026025A (ja) * 1983-07-25 1985-02-08 Daicel Chem Ind Ltd 新規ラクトン変性ジオ−ル
JPH084233B2 (ja) * 1984-06-29 1996-01-17 株式会社日立製作所 誤り訂正符号の復号装置
US4736376A (en) * 1985-10-25 1988-04-05 Sequoia Systems, Inc. Self-checking error correcting encoder/decoder
JPH0760394B2 (ja) * 1986-12-18 1995-06-28 株式会社日立製作所 誤り訂正・検出方式
US4833678A (en) * 1987-07-22 1989-05-23 Cyclotomics, Inc. Hard-wired serial Galois field decoder
JPH0697559B2 (ja) * 1987-09-24 1994-11-30 三菱電機株式会社 半導体記憶装置
US4873688A (en) * 1987-10-05 1989-10-10 Idaho Research Foundation High-speed real-time Reed-Solomon decoder
US5430739A (en) * 1990-03-27 1995-07-04 National Science Council Real-time Reed-Solomon decoder
US5440570A (en) * 1990-03-27 1995-08-08 National Science Council Real-time binary BCH decoder
US5384786A (en) * 1991-04-02 1995-01-24 Cirrus Logic, Inc. Fast and efficient circuit for identifying errors introduced in Reed-Solomon codewords
US5416786A (en) * 1991-06-28 1995-05-16 Industrial Technology Research Institute Error correction circuit for BCH codewords
DE4140018A1 (de) * 1991-12-04 1993-06-09 Bts Broadcast Television Systems Gmbh, 6100 Darmstadt, De Verfahren und schaltungsanordnung zum decodieren von rs-codierten datensignalen
US5357523A (en) * 1991-12-18 1994-10-18 International Business Machines Corporation Memory testing system with algorithmic test data generation
US5422895A (en) * 1992-01-09 1995-06-06 Quantum Corporation Cross-checking for on-the-fly Reed Solomon error correction code
KR940011663B1 (ko) * 1992-07-25 1994-12-23 삼성전자 주식회사 오류정정 시스템
JP2821324B2 (ja) * 1992-11-04 1998-11-05 三菱電機株式会社 誤り訂正回路
US5463642A (en) * 1993-06-29 1995-10-31 Mitsubishi Semiconductor America, Inc. Method and apparatus for determining error location

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505210B1 (ko) * 2002-03-12 2005-08-04 엘지전자 주식회사 에러 정정장치 및 방법

Also Published As

Publication number Publication date
CN1080494C (zh) 2002-03-06
CN1118540A (zh) 1996-03-13
JPH088760A (ja) 1996-01-12
US5898708A (en) 1999-04-27
KR0175111B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
KR960003123A (ko) 에러정정장치 및 방법
US10992416B2 (en) Forward error correction with compression coding
CA2206688C (en) Digital transmission system for encoding and decoding attribute data into error checking symbols of main data, and method therefor
JPS61500884A (ja) 多数のソ−スからのメッセ−ジの受信を改良する方法
KR960043552A (ko) 에러정정 부호화 복호화방법 및 이 방법을 사용하는 회로
KR870007610A (ko) 에러 정정 코드 발생기 및 그 발생 방법과 소산 코드 디코더 및 그 디코딩 방법
ATE232314T1 (de) Verfahren und vorrichtung zur erkennung von doppelbitfehlern und korrektur von fehlern durch bauelementfehler verursacht
JPH0436487B2 (ko)
NO304290B1 (no) Datastr°m-rammesynkronisering
US3831143A (en) Concatenated burst-trapping codes
CN108599896B (zh) 一种基于冗余编码系统的crc校验系统及方法
KR970002631A (ko) 디코더를 이용한 순환 리던던시 체크 오류 검출 및 정정 장치
KR960024952A (ko) 에러 정정 및 프레임 복구용 순환 선로 부호화 장치
US20030051204A1 (en) Interconnect system with error correction
JP2003318865A (ja) 信号伝送システム
US5544179A (en) Mis-synchronization detection system using a combined error correcting and cycle identifier code
JPH0365698B2 (ko)
TWI399042B (zh) To detect the wrong position of the detection device
CN115037414B (zh) 基于crc的纠错解码的方法、装置、终端
KR950003662B1 (ko) 에러 정정 시스템
JPH08330978A (ja) 誤り訂正方式
KR960027922A (ko) 에이에이엘 타입5(AAL Type 5) 서비스를 위한 순방향 에러제어의 병렬처리 장치
JP5615078B2 (ja) データ伝送システム
JP2985173B2 (ja) ディジタル情報受信装置
JP2678093B2 (ja) 復号化回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061031

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee