TWI399042B - To detect the wrong position of the detection device - Google Patents

Description

用以搜尋錯誤位置的檢測裝置

本發明是有關於一種檢測裝置，特別是指一種用以搜尋錯誤位置的檢測裝置。

一編碼信號從傳送端發出後，會藉由一通道的傳遞而抵達接收端。惟實際通道的傳輸品質不盡理想，所以抵達接收端的信號有可能不同於傳送端發出的信號。因此，接收端通常會根據抵達的那個信號，找出受到通道干擾的位元位置並加以糾正，使逼近原先傳送端發出的信號。

常見接收端的解碼步驟多是：

(一)從抵達的那個信號中，取出一個具有多個位元的碼字(codeword)；

(二)為該碼字，計算出多個癥狀(syndrome)值，且每一癥狀值會對應有限場GF的一個非零元素。接著，以該等癥狀值當作係數，形成一癥狀多項式；

(三)參考該編碼信號的最大可糾錯容量t，為該癥狀多項式，求得一個t階錯誤位置多項式(error locator polynomial)；及

(四)基於錯誤位置多項式的根(root)，獲知受干擾的位元位置。

只是，對於一般的錯誤更正碼來說，傳送端只會選用有限場GF的其中幾個非零元素來編譯該編碼信號，所以步驟(二)算出的癥狀值不全為有效。因此，接收端必須再經過多次確認，才能找出有效的癥狀值來形成癥狀多項式，導致解碼效率不佳，糾錯時間也拉長。

近年來，E. Orsini和M. Sala於J .Pure Appl .Algebra,2005 中更提出：以Grbner基底來決定錯誤位置多項式的觀念。主要是利用Grbner基底選出t個函數，進而將該等癥狀值代入各函數，並以代入所得函數值當作該t階錯誤位置多項式的係數。

這樣的方式不需經過額外的確認程序，有利於糾錯時間的縮減。不過，接收端每次收到的碼字中，發生錯誤的位元個數可能只有0,1,2...,(t-1)或t個。如果每次都求出高達t階的錯誤位置多項式，其實無助於糾錯能力的提昇，反而會拖累解碼效率。

因此，本發明之目的，即在提供一種用以搜尋錯誤位置的檢測裝置，可隨著錯誤位元個數來改變錯誤位置多項式的階數，能增加解碼效率並縮短糾錯時間。

於是，本發明用以搜尋錯誤位置的檢測裝置，適用於處理一具有複數位元的碼字，包含：一癥狀計算器，將一有限場的一個非零元素，代入該碼字所對應的一接收多項式，以計算出一癥狀值；一多項式產生器，根據該癥狀值來求出一錯誤位置多項式的一第一階係數與一第二階係數，且是基於該第一階係數求出該第二階係數；及一錯誤位置決定器，基於該等係數，解析該錯誤位置多項式的根值，並據以搜尋該碼字中發生錯誤的位元位置；其中，該第二階係數為該第一階係數之多種冪次方的總和。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。

假設一傳送系統是利用一生成多項式g(x)來將一資料訊息編譯成一(n,k,d)編碼信號。且資料訊息的每k位元會對應編譯出編碼信號的一碼字(含n位元)，而使得編碼信號具有最大糾錯容量位元，其中 x 代表：小於等於x 的最大正整數。之後，隨著通道的傳遞，這個編碼信號會受到雜訊干擾，而在一接收系統處形成一待解碼信號。並且，待解碼信號的一碼字也會對應地具有n位元。

為方便說明，這裡更定義出幾種多項式。並請注意，每一多項式的係數會隨著對應碼字的內容而不同。

傳送多項式c(x)：反映「編碼信號之一碼字」；通道多項式e(x)：在「編碼信號之一碼字」的傳遞過程中，反映通道的干擾情形；及接收多項式r(x)：r(x)=c(x)+e(x)，能反映「待解碼信號之一碼字」。

參閱圖1，本發明用以搜尋錯誤位置的檢測裝置7之較佳實施例適用於該接收系統700內，能處理該待解碼信號的一碼字，以找出該碼字中受到通道干擾的位元位置。

該檢測裝置7包含依序串聯的一癥狀計算器71、一多項式產生器72及一錯誤位置決定器73。癥狀計算器71將有限場GF的一個非零元素，代入對應的接收多項式r(x)，以計算出一癥狀值。多項式產生器72則根據該癥狀值來求出一錯誤位置多項式σ (x ,z )的多個係數，且是利用一係數類推出下一階係數。接著，錯誤位置決定器73會解析該錯誤位置多項式σ (x ,z )的根(root)值，以搜尋該碼字中發生錯誤的位元位置。

其中，x代表「碼字內容」的變數，z代表「錯誤位元位置」的變數。而本例是處理單一個碼字，所以錯誤位置多項式σ (x ,z )只會隨z變化。

值得注意的是，癥狀計算器71所代入的那個非零元素，是傳送系統選用之生成多項式g(x)的一根值。所以，代入該非零元素後，癥狀值=r(x)=0+e(x)=e(x)。也就是說，只要善用癥狀值，即能檢測出通道的干擾情形。

因此，本例進一步使用多項式產生器72，期望藉由癥狀值的資訊，來求出該錯誤位置多項式σ (x ,z )的多個係數，作為搜尋發生錯誤位元位置的準備。該多項式產生器72包括一初階設定單元721、一高階設定單元722及一檢驗單元723。初階設定單元721和高階設定單元722依序串聯於癥狀計算器71與錯誤位置決定器73間，且檢驗單元723會 電連接這兩個設定單元721、722。

參閱圖2，該檢測裝置7執行的方法，包含以下步驟：步驟80：癥狀計算器71接收有限場GF的該非零元素，並自通道接收該碼字。

步驟81：癥狀計算器71根據該碼字形成該接收多項式r(x)，並將該非零元素代入r(x)，以計算出對應的癥狀值。

步驟82：初階設定單元721使錯誤位置多項式σ (x ,z )的「第一階係數σ ₁ (x )」設定為該癥狀值，且檢驗單元723將處理階數設定為1。

步驟83：高階設定單元722將「第j階係數σ _j (x )」代入一第j+1階函數f _{j +1} (σ _j (x ))而求得一函數值，並以這個函數值當作「第j+1階係數σ _{j +1} (x )」，即σ _{j +1} (x )=f _{j +1} (σ _j (x ))。而且檢驗單元723會使處理階數加1。

請注意，本例的f _{j +1} (σ _j (x ))是利用Lagrange內插法所求得，且這個函數會滿足常數項為0，所以又可說：σ _{j +1} (x )相當於「σ _j (x )之多種冪次方」的總和。而f _{j +1} (σ _j (x ))的求法稍後將再詳細描述。

步驟84：檢驗單元723檢查σ _{j +1} (x )是否為0。若否，跳到步驟85；若是，則記錄發生錯誤的位元個數v=j，並結束係數設定，然後跳到步驟86。

步驟85：檢驗單元723檢查處理階數是否小於t。若是，跳回步驟83；若否，則記錄發生錯誤的位元個數v=t，並結束係數設定，接著跳到步驟86。這是因為(n,k,d)編碼信 號的最大糾錯容量為t位元，所以σ (x ,z )的最高階數只能為t，即vt。

步驟86：錯誤位置決定器73收集各階係數σ ₁ (x )、σ ₂ (x )...σ _v (x )，利用習知的錢式搜尋法(Chien Search)，來找出錯誤位置多項式σ (x ,z )的根，以對應搜尋該碼字中發生錯誤的位元位置。

其中，。

從前述流程可以發現：當本例檢驗出σ _{j +1} (x )為0，即會停止係數設定的動作，進而形成一個只有v階的錯誤位置多項式σ (x ,z )。而這也意謂著，本例能同時獲知該碼字中受到通道干擾的位元數目v，故又稱σ (x ,z )是一種檢驗(check)錯誤位置多項式。

更具體來說，本實施例能隨發生錯誤的位元個數v來決定σ (x ,z )的階數，而不像習知技術總是求出高達t階的σ (x ,z )。因此，形成σ (x ,z )的時間可彈性地縮減，也簡化了求取σ (x ,z )之根值的運算。

此外，該檢測裝置7還包含一電連接該多項式產生器72的函數產生器75，能產生適用於「所有可能碼字」的第j+1階函數f _{j +1} (σ _j (x ))，1 j v 。例如，對於具有3個位元的碼字來說，「所有可能碼字」為000、001、010、011、100、101、110及111。

假設...,是指滿足生成多項式g(x)=0的非零元素 ，0 L ₁ <...<L _v <n ，且j的初始值為1。當函數產生器75要產生f _{j +1} (σ _j (x ))，會進行圖3的下列步驟：步驟91：將...,中的其中一個，代入所有可能的接收多項式r(x)，以得到對應的癥狀值(=σ ₁ (x ))。其中，每一種可能的碼字都會對應一個r(x)，也就會對應一個σ ₁ (x )。

步驟92：根據錯誤位置多項式σ (x ,z )的如下定義，為每一種可能的碼字整理出第j+1階係數σ _{j +1} (x )，其會相關於所有...,。

步驟93：利用Lagrange內插法，逼近出第j+1階函數，來從所有可能的σ _j (x )映射到對應的σ _{j +1} (x )，即σ _{j +1} (x )=f _{j +1} (σ _j (x ))。

步驟94：使j加上1，並重複步驟92和93，直到逼近出σ _v (x )。

而這個映射關係σ _{j +1} (x )=f _{j +1} (σ _j (x ))，會具有常數項0且相當於「σ _j (x )之多種冪次方」的總和。舉例來說，對於(23,12,7)二次剩餘碼(binary quadratic residue code)而言，假設該剩餘碼的一碼字所對應的癥狀值為m ₁ ，第二階係數為m ₂ ，且這個碼字存在v=3個錯誤位元，那麼σ (x ,z )可表示如下：σ (x ,z )=1+σ ₁ (x )z +σ ₂ (x )z ² +σ ₃ (x )z ³ =1+m ₁ z +(m ₁ ²⁵ +m ₁ ⁴⁸ +m ₁ ⁷¹ +m ₁ ¹⁶³ +m ₁ ³²⁴ +m ₁ ³⁹³ +m ₁ ⁴¹⁶ +m ₁ ⁵³¹ +m ₁ ⁷⁸⁴ +m ₁ ¹⁰³⁷ +m ₁ ¹¹⁵² +m ₁ ¹²⁹⁰ +m ₁ ¹³¹³ )z ² +(m ₂ ¹³ +m ₂ ³⁶ +m ₂ ⁸² +m ₂ ¹²⁸ +m ₂ ¹⁹⁷ +m ₂ ²⁶⁶ +m ₂ ⁵¹⁹ +m ₂ ⁶⁵⁷ +m ₂ ¹⁰²⁵ +m ₂ ¹⁰⁴⁸ +m ₂ ¹¹⁸⁶ +m ₂ ¹²³² +m ₂ ¹⁴¹⁶ +m ₂ ¹⁶⁰⁰ +m ₂ ¹⁶⁶⁹ )z ³

因此，一旦σ _{j +1} (x )為0，代入f _{j +2} (σ _{j +1} (x ))就會得到函數值=σ _{j +2} (x )=0。所以，檢驗單元723在步驟84發現σ _{j +1} (x )=0，就會結束係數設定。更明確來說，只要依序設定v+1個階數σ ₁ (x )、σ ₂ (x )...σ _{v +1} (x )，並確定σ _{v +1} (x )=0，就代表該碼字中有v個位元受到通道干擾，而不需再計算隨後係數。

值得注意的是，前述說明是以檢測裝置7處理一碼字為例，但實際應用上，可接續地處理多個碼字，且每一碼字的內容會改變對應接收多項式r(x)的係數。

綜上所述，本例用以搜尋錯誤位置的檢測裝置7，主要是利用Lagrange內插法逼近出f _{j +1} (σ _j (x ))，其會滿足常數項為0，所以只要有其中一階係數為0，隨後係數便全部為0，也就可以彈性地提前結束設定係數的動作，解碼效率和糾錯時間明顯優於習知技術，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

700‧‧‧接收系統

7‧‧‧檢測裝置

71‧‧‧癥狀計算器

72‧‧‧多項式產生器

721‧‧‧初階設定單元

722‧‧‧高階設定單元

723‧‧‧檢驗單元

73‧‧‧錯誤位置決定器

75‧‧‧函數產生器

80‧‧‧接收信號的步驟

81‧‧‧計算癥狀值的步驟

82‧‧‧設定σ ₁ (x )的步驟

83‧‧‧設定σ _{j +1} (x )的步驟

84‧‧‧檢驗σ _{j +1} (x )的步驟

85‧‧‧檢驗處理階數的步驟

86‧‧‧搜尋錯誤位元位置的步驟

91‧‧‧求取所有癥狀值的步驟

92‧‧‧求取所有σ _{j +1} (x )的步驟

93‧‧‧逼近f _{j +1} (σ _j (x ))的步驟

94‧‧‧使j遞增的步驟

圖1是一方塊圖，說明本發明用以搜尋錯誤位置的檢測裝置之較佳實施例；圖2是一流程圖，說明本實施例之檢測裝置所執行的方法；及圖3是一流程圖，說明本實施例之函數產生器所執行的步驟。

700．．．接收系統

7．．．檢測裝置

71．．．癥狀計算器

72．．．多項式產生器

721．．．初階設定單元

722．．．高階設定單元

723．．．檢驗單元

73．．．錯誤位置決定器

75．．．函數產生器

Claims (7)

1. 一種用以搜尋錯誤位置的檢測裝置，適用於處理一具有複數位元的碼字，包含：一癥狀計算器，將一有限場的一個非零元素，代入該碼字所對應的一接收多項式，以計算出一癥狀值；一多項式產生器，根據該癥狀值來求出一錯誤位置多項式的一第一階係數與一第二階係數，且是基於該第一階係數求出該第二階係數；及一錯誤位置決定器，基於該等係數，解析該錯誤位置多項式的根值，並據以搜尋該碼字中發生錯誤的位元位置；其中，該第二階係數為該第一階係數之多種冪次方的總和。
2. 依據申請專利範圍第1項所述之檢測裝置，其中，該多項式產生器將該第一階係數設定為該癥狀值，且包括一檢驗單元，當該檢驗單元檢查得知該第二階係數為0，會記錄存在一個位元發生錯誤；且該錯誤位置決定器會基於該第一階係數，來搜尋該碼字中發生錯誤的位元位置。
3. 依據申請專利範圍第1項所述之檢測裝置，該碼字是根據一生成多項式所編譯出，且該生成多項式具有至少一個根，該檢測裝置更包含一函數產生器，基於該生成多項 式的根，利用Lagrange內插法，產生至少一適用於「所有可能碼字」的函數。
4. 依據申請專利範圍第3項所述之檢測裝置，其中，該函數產生器將該生成多項式的其中一根，代入複數個分別對應一種碼字的接收多項式，以得到對應的第一階係數；並根據該生成多項式的所有根，為每一種碼字整理出對應的第二階係數；且利用Lagrange內插法，逼近出該函數，以從該等第一階係數映射到該等第二階係數。
5. 依據申請專利範圍第1項所述之檢測裝置，其中，該多項式產生器重複地基於該錯誤多項式的前一階係數求出下一階的係數，直到階數達到該碼字的一最大可糾錯容量為止；且該錯誤位置決定器是基於得到的所有係數，解析該錯誤位置多項式的根值。
6. 依據申請專利範圍第5項所述之檢測裝置，其中，該多項式產生器在階數達到該碼字的一最大可糾錯容量前，當所求出之階數的係數出現0時，就停止。
7. 依據申請專利範圍第1項所述之檢測裝置，該碼字具有一最大可糾錯容量，其中，該多項式產生器包括一高階設定單元及一檢驗單元；當該檢驗單元檢查得知該第二階係數不為0，會再檢查一條件，該條件為該第二階係數的階數值是否小於 該最大可糾錯容量；在該檢驗單元檢查得知該條件成立時，該高階設定單元會基於該第二階係數求得一第三階係數；在該檢驗單元檢查得知該條件不成立時，該檢驗單元會記錄存在二個位元發生錯誤，且該錯誤位置決定器會基於該第一階係數和該第二階係數，來搜尋該碼字中發生錯誤的位元位置。