CN116527062A - 一种验证rs编解码电路功能的测试装置和方法 - Google Patents

一种验证rs编解码电路功能的测试装置和方法 Download PDF

Info

Publication number
CN116527062A
CN116527062A CN202310362589.9A CN202310362589A CN116527062A CN 116527062 A CN116527062 A CN 116527062A CN 202310362589 A CN202310362589 A CN 202310362589A CN 116527062 A CN116527062 A CN 116527062A
Authority
CN
China
Prior art keywords
data
module
test
error
verifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310362589.9A
Other languages
English (en)
Inventor
万振华
张海春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Open Source Network Security Internet Of Things Technology Wuhan Co ltd
Original Assignee
Open Source Network Security Internet Of Things Technology Wuhan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Open Source Network Security Internet Of Things Technology Wuhan Co ltd filed Critical Open Source Network Security Internet Of Things Technology Wuhan Co ltd
Priority to CN202310362589.9A priority Critical patent/CN116527062A/zh
Publication of CN116527062A publication Critical patent/CN116527062A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开一种验证RS编解码电路功能的测试装置和方法，该测试装置包括RS编码模块、错误产生模块、RS解码模块和统计模块，RS编码模块被配置为获取测试向量，并将测试向量进行RS编码生成第一编码数据；错误产生模块被配置为获取第一编码数据，并将第一编码数据内的目标数据替换为对应的错误数据，以生成测试编码数据；RS解码模块被配置为获取测试编码数据，并将测试编码数据进行RS解码，以对测试编码数据内的错误数据进行纠正，以生成第一解码数据；统计模块被配置为统计并输出测试编码数据和第一解码数据之间相异数据的数目。本发明能够对RS编解码电路的纠错功能进行测试，有利于验证RS编解码电路的可靠性。

Description

一种验证RS编解码电路功能的测试装置和方法
技术领域
本发明涉及数据传输安全技术领域，具体涉及一种验证RS编解码电路功能的测试装置和方法。
背景技术
当今无线通信技术发展迅速，人们开始研究低延时、高带宽、高可靠性的数据传输方法，数据传输的可靠性是整个无线通信传输的关键。因此，在无线通信领域，通常采用前向纠错技术来提高传输的可靠性。
RS码(Reed-solomon codes，里德-所罗门码)是一种前向纠错能力很强的信道编码，能够纠正随机错误、突发错误以及两者的结合，且其编码解码易于通过硬件电路实现，RS码的构造方便、编码简单，且相应的译码算法也比较成熟，已经在现代通信中得到了广泛的应用。RS码包括信息码和校验码，可通过校验码来纠正信息码的错误。而目前对于一些设计好的RS编解码电路是否能够实现纠正随机错误、突发错误等功能暂未有相应的判定方法，设计人员也无法验证其设计的RS编解码电路是否能够实现相应的纠错功能。
因此，有必要提供一种新的验证RS编解码电路功能的测试装置和方法，以解决上述问题。
发明内容
本发明的目的在于提供一种验证RS编解码电路功能的测试装置和方法，能够对RS编解码电路的纠错功能进行测试，进而验证RS编解码电路的可靠性。
为实现上述目的，本发明提供了一种验证RS编解码电路功能的测试装置，包括：
RS编码模块，所述RS编码模块被配置为获取测试向量，并将所述测试向量进行RS编码生成第一编码数据；
错误产生模块和RS解码模块，所述错误产生模块被配置为获取所述第一编码数据，并将所述第一编码数据内的目标数据替换为对应的错误数据，以生成测试编码数据，所述目标数据的数据量在所述RS解码模块所能纠正的数据量范围内；
所述RS解码模块被配置为获取所述测试编码数据，并将所述测试编码数据进行RS解码，以对所述测试编码数据内的所述错误数据进行纠正，以生成第一解码数据；
统计模块，所述统计模块被配置为统计并输出所述测试编码数据和所述第一解码数据之间相异数据的数目。
可选地，所述错误产生模块包括：
替换确认模块、反相器、选择器，所述替换确认模块与所述选择器电连接，所述反相器与所述选择器电连接，所述RS编码模块分别与所述反相器和所述选择器电连接；
所述反相器被配置为将所述RS编码模块输出的所述第一编码数据进行取反以形成所述错误数据，并将所述错误数据输出至所述选择器内；
所述替换确认模块被配置为输出决策信息至所述选择器；
所述选择器获取所述RS编码模块输出的所述第一编码数据以及所述错误数据，并根据所述决策信息确定所述第一编码数据内的目标数据，以及将所述目标数据替换为对应的所述错误数据，以生成所述测试编码数据。
可选地，所述替换确认模块包括随机错误模块，所述随机错误模块包括：
第一比较器和随机数生成模块，所述随机数生成模块与所述第一比较器电连接，所述第一比较器与所述选择器的电连接；
所述随机数生成模块被配置为随机生成随机值；
所述第一比较器被配置为获取预设的第一参考值以及所述随机值，并比对所述随机值和所述第一参考值之间的大小关系以生成所述决策信息。
可选地，所述替换确认模块包括指定错误模块，所述指定错误模块包括：
第二比较器和第一计数器，所述第一计数器与所述第二比较器电连接，所述第二比较器与所述选择器的电连接；
所述第一计数器被配置为对输入所述错误产生模块的所述第一编码数据进行码元计数并输出计数结果；
所述第二比较器被配置为获取预设的第二参考值以及所述计数结果，当所述计数结果与所述第二参考值相同时，生成所述决策信息。
可选地，所述替换确认模块包括突发错误模块，所述突发错误模块包括：
第三比较器和第二计数器，所述第二计数器与所述第三比较器电连接，所述第三比较器与所述选择器的电连接；
所述第二计数器被配置为对输入所述错误产生模块的所述第一编码数据进行码元计数并输出计数结果；
所述第三比较器被配置为获取预设的参考区间以及所述计数结果，当所述计数结果介于所述参考区间的范围内时，生成所述决策信息。
可选地，所述统计模块包括错误比特统计模块，所述错误比特统计模块包括：
多个异或门和第三计数器，多个所述异或门与所述第三计数器电连接，所述RS解码模块与多个所述异或门电连接，所述异或门的数量与所述第一解码数据内每个码元的比特数一致；
每个所述异或门被配置为分别获取所述第一解码数据和所述测试编码数据中同位的比特数据，并分别根据两个同位的所述比特数据输出异或结果，所述异或结果反映两个同位的所述比特数据是否一致；
所述第三计数器根据所述异或结果确定所述测试编码数据和所述第一解码数据之间同位的所述比特数据不一致的数目，并输出所述测试编码数据和所述第一解码数据之间相异数据的数目。
可选地，所述统计模块包括：
错误码元计数模块，所述错误码元计数模块与所述RS解码模块电连接；
所述RS解码模块还被配置为对所述第一解码数据内纠正后的码元进行标记；
所述错误码元计数模块被配置为对所述第一解码数据内被标记的码元进行计数，以输出所述测试编码数据和所述第一解码数据之间相异数据的数目。
为实现上述目的，本发明还提供了一种验证RS编解码电路功能的测试方法，包括：
获取测试向量，并将所述测试向量进行RS编码生成第一编码数据；
获取所述第一编码数据，并将所述第一编码数据内的目标数据替换为对应的错误数据，以生成测试编码数据，所述目标数据的数据量在RS编解码电路所能纠正的数据量范围内；
获取所述测试编码数据，并将所述测试编码数据进行RS解码，以对所述测试编码数据内的所述错误数据进行纠正，以生成第一解码数据；
统计并输出所述测试编码数据和所述第一解码数据之间相异数据的数目。
为实现上述目的，本发明还提供了一种电子设备，包括：
处理器；
存储器，其中存储有所述处理器的可执行指令；
其中，所述处理器配置为经由执行所述可执行指令来执行如上所述的验证RS编解码电路功能的测试方法。
为实现上述目的，本发明还提供了一种计算机可读存储介质，其上存储有程序，所述程序被处理器执行时实现如上所述的验证RS编解码电路功能的测试方法。
本申请还提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。电子设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该电子设备执行如上所述的验证RS编解码电路功能的测试方法。
本发明能够通过RS编码模块对输入的测试向量进行RS编码以生成第一编码数据，并通过错误产生模块将第一编码数据内的目标数据替换成错误数据，形成测试编码数据，RS解码模块则对测试编码数据进行错误纠正，从而生成第一解码数据，而统计模块能够统计并输出测试编码数据和第一解码数据之间相异数据的数目，其中，目标数据的数据量在RS解码模块所能纠正的数据量范围内。本发明通过对测试编码数据中预设的目标数据进行错误数据替换，并在经RS解码模块解码成第一解码数据后，统计测试编码数据和第二解码数据之间相异数据的数目，将该数目与预设的目标数据的数据量比对，能够验证RS编解码电路的纠错功能，即当两者相同时，RS编解码电路的纠错功能正常，进而能够验证RS编解码电路的可靠性。
附图说明
图1是本发明实施例验证RS编解码电路功能的测试装置的结构示意图。
图2是本发明错误产生模块的内部结构示意图。
图3是本发明随机错误模块的内部结构示意图。
图4是本发明指定错误模块的内部结构示意图。
图5是本发明突发错误模块的内部结构示意图。
图6是本发明错误比特统计模块的内部结构示意图
图7是本发明实施例验证RS编解码电路功能的测试装置的方法流程图。
图8是本发明实施例电子设备的示意框图。
具体实施方式
为了详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
请参阅图1，本发明公开了一种验证RS编解码电路功能的测试装置，包括RS编码模块1、错误产生模块2、RS解码模块3和统计模块4，其中，RS编码模块1被配置为获取测试向量，并将测试向量进行RS编码生成第一编码数据；错误产生模块2被配置为获取第一编码数据，并将第一编码数据内的目标数据替换为对应的错误数据，以生成测试编码数据，目标数据的数据量在RS解码模块3所能纠正的数据量范围内；RS解码模块3被配置为获取测试编码数据，并将测试编码数据进行RS解码，以对测试编码数据内的错误数据进行纠正，以生成第一解码数据；统计模块4被配置为统计并输出测试编码数据和第一解码数据之间相异数据的数目。
本发明能够通过RS编码模块1对输入的测试向量进行RS编码以生成第一编码数据，并通过错误产生模块2将第一编码数据内的目标数据替换成错误数据，形成测试编码数据，RS解码模块3则对测试编码数据进行错误纠正，从而生成第一解码数据，而统计模块4能够统计并输出测试编码数据和第一解码数据之间相异数据的数目，其中，目标数据的数据量在RS解码模块3所能纠正的数据量范围内。本发明通过对测试编码数据中预设的目标数据进行错误数据替换，并在经RS解码模块3解码成第一解码数据后，统计测试编码数据和第二解码数据之间相异数据的数目，将该数目与预设的目标数据的数据量比对，能够验证RS编解码电路的纠错功能，即当两者相同时，RS编解码电路的纠错功能正常，进而能够验证RS编解码电路的可靠性。
具体来说，将目标数据的数据量设置在RS解码模块3所能纠正的数据量范围内，能够避免测试装置失效，保证生成的测试编码数据在RS编解码电路的纠正能力范围内，以避免进行无效的测试。即当对RS(15,9)编解码器进行测试时，由于其仅能纠正3个码元，则需要将目标数据的数据量设置在3个码元内。具体地，RS(15,9)是指一个码字包括15个码元，其中9个码元为有效码元，6个码元为校验码元，此外，一个码元可为4比特或8比特。
可以理解的是，本发明中的电连接指的是一模块的输出端与另一模块的输入端连接，并可以此传输数据。
请参阅图1和图2，具体地，错误产生模块2包括：
替换确认模块28、反相器25、选择器24，替换确认模块28与选择器24电连接，反相器25与选择器24电连接，RS编码模块1分别与反相器25和选择器24电连接；
反相器25被配置为将RS编码模块1输出的第一编码数据进行取反以形成错误数据，并将错误数据输出至选择器24内；
替换确认模块28被配置为输出决策信息至选择器24；
选择器24获取RS编码模块1输出的第一编码数据以及错误数据，并根据决策信息确定第一编码数据内的目标数据，以及将目标数据替换为对应的错误数据，以生成测试编码数据。
可以理解的是，反相器25即为非门，用于将第一编码数据取反，并输出至选择器24内，选择器24内具有第一编码数据以及第一编码数据取反后的数据，替换确认模块28输入的决策信息则可以协助选择器24确定第一编码数据内的目标数据，即确定哪几位码元为目标数据，并将确定的目标数据进行错误数据替换，错误数据即是第一编码数据取反后与目标数据同位的数据，如目标数据的一码元为5，其二进制的4比特数据表示为0101，则对应的错误数据为1010。
请参阅图1、图2和图3，在一些实施例中，替换确认模块28包括随机错误模块21，所述随机错误模块21包括：
第一比较器212和随机数生成模块211，随机数生成模块211与第一比较器212电连接，第一比较器212与选择器24的电连接；
随机数生成模块211被配置为随机生成随机值；
第一比较器212被配置为获取预设的第一参考值以及随机值，并比对随机值和第一参考值之间的大小关系以生成决策信息。
一般地，当生成的随机值大于第一参考值时，则生成对当前对应码元进行错误数据替换的决策信息，即每输入一个码元进入选择器24，随机数生成模块211则对应随机生成一个随机值，当该随机值大于第一参考值时，则将码元确定为目标数据。另外，第一参考值可由人为依据测试需求自行设置。
请参阅图1、图2和图4，在一些实施例中，替换确认模块28包括指定错误模块22，所述指定错误模块22包括：
第二比较器221和第一计数器222，第一计数器222与第二比较器221电连接，第二比较器221与选择器24的电连接；
第一计数器222被配置为对输入错误产生模块2的第一编码数据进行码元计数并输出计数结果；
第二比较器221被配置为获取预设的第二参考值以及计数结果，当计数结果与第二参考值相同时，生成决策信息。
可以理解的是，预设的第二参考值可为多个，每输入一个码元进选择器24，则第一计数器222对应计数，当第一计数器222的计数结果与第二参考值一致时，则将对应的码元确定为目标数据，因此，测试人员可以通过设置相应的第二参考值，来控制第一编码数据内期望的数据成为目标数据。
请参阅图1、图2和图5，在一些实施例中，替换确认模块28包括突发错误模块23，所述突发错误模块23包括：
第三比较器231和第二计数器232，第二计数器232与第三比较器231电连接，第三比较器231与选择器24的电连接；
第二计数器232被配置为对输入错误产生模块2的第一编码数据进行码元计数并输出计数结果；
第三比较器231被配置为获取预设的参考区间以及计数结果，当计数结果介于参考区间的范围内时，生成决策信息。
具体来说，参考区间可由多组预设的参考值对形成，当第二计数器232的计数结果处于参考值对之间时，则将对应的码元确定为目标数据，从而对连续的码元进行错误数据替换。
可以理解的是，上述的突发错误模块23、随机错误模块21和指定错误模块22可设置于一个测试装置内，并由一模式选择器接收外部信号选择以哪一模式进行测试，另外，RS编码模块1也可直接与RS解码模块3电连接，即不进行测试，直接执行RS编解码功能。
请参阅图1和图6，在一些实施例中，统计模块4包括错误比特统计模块41，所述错误比特统计模块4包括：
多个异或门412和第三计数器411，多个异或门412与第三计数器411电连接，RS解码模块3与多个异或门412电连接，异或门412的数量与第一解码数据内每个码元的比特数一致；
每个异或门412被配置为分别获取第一解码数据和测试编码数据中同位的比特数据，并分别根据两个同位的比特数据输出异或结果，异或结果反映两个同位的比特数据是否一致；
第三计数器411根据异或结果确定测试编码数据和第一解码数据之间同位的比特数据不一致的数目，并输出测试编码数据和第一解码数据之间相异数据的数目。
具体地，异或门412只有当其两个输入为相异时，才会输出“1”，因此，通过按位异或第一解码数据和测试编码数据，能够确定两者不相同的比特数据，并将异或结果输入至第三计数器411进行统计，即统计输出为“1”的异或门412，并依此统计结果可确定测试编码数据被RS解码模块3所纠正的数据量，进而与测试人员预设的目标数据的数据量进行比对，若一致，则认为RS解码模块3能够将全部错误数据进行纠正，即RS编解码电路功能正常。
请参阅图1，在一些实施例中，统计模块4包括：
错误码元计数模块42，错误码元计数模块42与RS解码模块3电连接；
RS解码模块3还被配置为对第一解码数据内纠正后的码元进行标记；
错误码元计数模块42被配置为对第一解码数据内被标记的码元进行计数，以输出测试编码数据和第一解码数据之间相异数据的数目。
可以理解的是，RS解码模块3在对测试编码数据进行错误码元纠正时，会查找其中的错误码元并标记，以使生成的第一解码数据具有对应标记，并且将第一解码数据输入至错误码元计数模块42内，即输出了错误码元指示信号至错误码元计数模块42，因此错误码元计数模块42能对标记的码元进行计数，进而输出对应的计数结果，测试人员根据该技术结果与预设的目标数据的码元数进行比对，若一致，则认为RS解码模块3能够将全部错误数据进行纠正，即RS编解码电路功能正常。
具体来说，上述错误码元计数模块42和错误比特统计模块41可设置于一个测试装置内，以分别输出两种统计结果，提高测试精确度。
请参阅图7，本发明还公开了一种验证RS编解码电路功能的测试方法，包括：
S1、获取测试向量，并将测试向量进行RS编码生成第一编码数据。
S2、获取第一编码数据，并将第一编码数据内的目标数据替换为对应的错误数据，以生成测试编码数据，目标数据的数据量在RS编解码电路所能纠正的数据量范围内。
S3、获取测试编码数据，并将测试编码数据进行RS解码，以对测试编码数据内的错误数据进行纠正，以生成第一解码数据。
S4、统计并输出测试编码数据和第一解码数据之间相异数据的数目。
本发明通过对测试编码数据中预设的目标数据进行错误数据替换，并在经RS编解码电路解码成第一解码数据后，统计测试编码数据和第二解码数据之间相异数据的数目，将该数目与预设的目标数据的数据量比对，能够验证RS编解码电路的纠错功能，即当两者相同时，RS编解码电路的纠错功能正常，进而能够验证RS编解码电路的可靠性。
请参阅图8，本发明还公开了一种电子设备，包括：
处理器40；
存储器50，其中存储有处理器40的可执行指令；
其中，处理器40配置为经由执行可执行指令来执行如上所述的验证RS编解码电路功能的测试方法。
本发明还提供了一种计算机可读存储介质，其上存储有程序，程序被处理器执行时实现如上所述的验证RS编解码电路功能的测试方法。
本发明实施例还公开了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。电子设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该电子设备执行上述验证RS编解码电路功能的测试方法。
应当理解，在本发明实施例中，所称处理器可以是中央处理模块(CentralProcessing Unit，CPU)，该处理器还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific IntegratedCircuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(RandomAccessMemory，RAM)等。
以上所揭露的仅为本发明的较佳实例而已，不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，均属于本发明所涵盖的范围。

Claims (10)

1.一种验证RS编解码电路功能的测试装置，其特征在于，包括：
RS编码模块，所述RS编码模块被配置为获取测试向量，并将所述测试向量进行RS编码生成第一编码数据；
错误产生模块和RS解码模块，所述错误产生模块被配置为获取所述第一编码数据，并将所述第一编码数据内的目标数据替换为对应的错误数据，以生成测试编码数据，所述目标数据的数据量在所述RS解码模块所能纠正的数据量范围内；
所述RS解码模块被配置为获取所述测试编码数据，并将所述测试编码数据进行RS解码，以对所述测试编码数据内的所述错误数据进行纠正，以生成第一解码数据；
统计模块，所述统计模块被配置为统计并输出所述测试编码数据和所述第一解码数据之间相异数据的数目。
2.如权利要求1所述的验证RS编解码电路功能的测试装置，其特征在于，所述错误产生模块包括：
替换确认模块、反相器、选择器，所述替换确认模块与所述选择器电连接，所述反相器与所述选择器电连接，所述RS编码模块分别与所述反相器和所述选择器电连接；
所述反相器被配置为将所述RS编码模块输出的所述第一编码数据进行取反以形成所述错误数据，并将所述错误数据输出至所述选择器内；
所述替换确认模块被配置为输出决策信息至所述选择器；
所述选择器获取所述RS编码模块输出的所述第一编码数据以及所述错误数据，并根据所述决策信息确定所述第一编码数据内的目标数据，以及将所述目标数据替换为对应的所述错误数据，以生成所述测试编码数据。
3.如权利要求2所述的验证RS编解码电路功能的测试装置，其特征在于，所述替换确认模块包括随机错误模块，所述随机错误模块包括：
第一比较器和随机数生成模块，所述随机数生成模块与所述第一比较器电连接，所述第一比较器与所述选择器的电连接；
所述随机数生成模块被配置为随机生成随机值；
所述第一比较器被配置为获取预设的第一参考值以及所述随机值，并比对所述随机值和所述第一参考值之间的大小关系以生成所述决策信息。
4.如权利要求2所述的验证RS编解码电路功能的测试装置，其特征在于，所述替换确认模块包括指定错误模块，所述指定错误模块包括：
第二比较器和第一计数器，所述第一计数器与所述第二比较器电连接，所述第二比较器与所述选择器的电连接；
所述第一计数器被配置为对输入所述错误产生模块的所述第一编码数据进行码元计数并输出计数结果；
所述第二比较器被配置为获取预设的第二参考值以及所述计数结果，当所述计数结果与所述第二参考值相同时，生成所述决策信息。
5.如权利要求2所述的验证RS编解码电路功能的测试装置，其特征在于，所述替换确认模块包括突发错误模块，所述突发错误模块包括：
第三比较器和第二计数器，所述第二计数器与所述第三比较器电连接，所述第三比较器与所述选择器的电连接；
所述第二计数器被配置为对输入所述错误产生模块的所述第一编码数据进行码元计数并输出计数结果；
所述第三比较器被配置为获取预设的参考区间以及所述计数结果，当所述计数结果介于所述参考区间的范围内时，生成所述决策信息。
6.如权利要求1所述的验证RS编解码电路功能的测试装置，其特征在于，所述统计模块包括错误比特统计模块，所述错误比特统计模块包括：
多个异或门和第三计数器，多个所述异或门与所述第三计数器电连接，所述RS解码模块与多个所述异或门电连接，所述异或门的数量与所述第一解码数据内每个码元的比特数一致；
每个所述异或门被配置为分别获取所述第一解码数据和所述测试编码数据中同位的比特数据，并分别根据两个同位的所述比特数据输出异或结果，所述异或结果反映两个同位的所述比特数据是否一致；
所述第三计数器根据所述异或结果确定所述测试编码数据和所述第一解码数据之间同位的所述比特数据不一致的数目，并输出所述测试编码数据和所述第一解码数据之间相异数据的数目。
7.如权利要求1所述的验证RS编解码电路功能的测试装置，其特征在于，所述统计模块包括：
错误码元计数模块，所述错误码元计数模块与所述RS解码模块电连接；
所述RS解码模块还被配置为对所述第一解码数据内纠正后的码元进行标记；
所述错误码元计数模块被配置为对所述第一解码数据内被标记的码元进行计数，以输出所述测试编码数据和所述第一解码数据之间相异数据的数目。
8.一种验证RS编解码电路功能的测试方法，其特征在于，包括：
获取测试向量，并将所述测试向量进行RS编码生成第一编码数据；
获取所述第一编码数据，并将所述第一编码数据内的目标数据替换为对应的错误数据，以生成测试编码数据，所述目标数据的数据量在RS编解码电路所能纠正的数据量范围内；
获取所述测试编码数据，并将所述测试编码数据进行RS解码，以对所述测试编码数据内的所述错误数据进行纠正，以生成第一解码数据；
统计并输出所述测试编码数据和所述第一解码数据之间相异数据的数目。
9.一种电子设备，其特征在于，包括：
处理器；
存储器，其中存储有所述处理器的可执行指令；
其中，所述处理器配置为经由执行所述可执行指令来执行权利要求8所述的验证RS编解码电路功能的测试方法。
10.一种计算机可读存储介质，其上存储有程序，其特征在于，所述程序被处理器执行时实现如权利要求8所述的验证RS编解码电路功能的测试方法。
CN202310362589.9A 2023-04-06 2023-04-06 一种验证rs编解码电路功能的测试装置和方法 Pending CN116527062A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310362589.9A CN116527062A (zh) 2023-04-06 2023-04-06 一种验证rs编解码电路功能的测试装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310362589.9A CN116527062A (zh) 2023-04-06 2023-04-06 一种验证rs编解码电路功能的测试装置和方法

Publications (1)

Publication Number Publication Date
CN116527062A true CN116527062A (zh) 2023-08-01

Family

ID=87403757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310362589.9A Pending CN116527062A (zh) 2023-04-06 2023-04-06 一种验证rs编解码电路功能的测试装置和方法

Country Status (1)

Country Link
CN (1) CN116527062A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722954A (zh) * 2023-08-08 2023-09-08 珠海星云智联科技有限公司 一种编解码验证系统、方法、设备以及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722954A (zh) * 2023-08-08 2023-09-08 珠海星云智联科技有限公司 一种编解码验证系统、方法、设备以及存储介质
CN116722954B (zh) * 2023-08-08 2023-10-20 珠海星云智联科技有限公司 一种编解码验证系统、方法、设备以及存储介质

Similar Documents

Publication Publication Date Title
US6799287B1 (en) Method and apparatus for verifying error correcting codes
US6686829B1 (en) Electronic identification system with forward error correction system
US20160156432A1 (en) Signal segmentation method and crc attachment method for reducing undetected error
US11875806B2 (en) Multi-mode channel coding
US10382060B2 (en) On-line self-checking hamming encoder, decoder and associated method
CN116527062A (zh) 一种验证rs编解码电路功能的测试装置和方法
WO2020165260A1 (en) Multi-mode channel coding with mode specific coloration sequences
US8910009B1 (en) Method and apparatus for enhancing error detection in data transmission
US10860415B2 (en) Memory architecture including response manager for error correction circuit
CN110492889B (zh) 检测纠正两位错误的编码解码方法、编码解码器及处理器
CN116318440A (zh) 数据流检错与纠错的验证方法、装置、设备和存储介质
CN110489269B (zh) 检测纠正三位错误的编码解码方法、编码解码器及处理器
Mokara et al. Design and implementation of hamming code using VHDL & DSCH
US8024645B2 (en) Method for error detection in a decoded digital signal stream
TWI399042B (zh) To detect the wrong position of the detection device
TWI430585B (zh) 區塊碼解碼方法與裝置
RU2536384C2 (ru) Способ для приема информации по двум параллельным каналам
CN113491080B (zh) 多模式信道编码
EP4322411A1 (en) Encoding method, device and system, and decoding method, device and system
CN109787717B (zh) 一种基于fpga的qr31码译码方法
JP6552776B1 (ja) 誤り訂正復号装置および誤り訂正復号方法
JPH1022839A (ja) 軟判定誤り訂正復号方法
KR0149298B1 (ko) 리드-솔로몬 디코더
CN101777919B (zh) 区块码解码方法
TW202422335A (zh) 錯誤校正裝置以及錯誤校正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination