JP4708291B2 - 通信システム - Google Patents
通信システム Download PDFInfo
- Publication number
- JP4708291B2 JP4708291B2 JP2006249443A JP2006249443A JP4708291B2 JP 4708291 B2 JP4708291 B2 JP 4708291B2 JP 2006249443 A JP2006249443 A JP 2006249443A JP 2006249443 A JP2006249443 A JP 2006249443A JP 4708291 B2 JP4708291 B2 JP 4708291B2
- Authority
- JP
- Japan
- Prior art keywords
- information data
- crc code
- crc
- result
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
xnA(x)+R(x)+E(x)=Q(x)G(x)+S(x)G(x)=(Q(x)+S(x))G(x)
と表される。従って、図19に示すように、G(x)での剰余が0になるため、エラーを検出することができず、正しいデータと誤判定するという問題が有った。
図1は、本発明の実施の形態1に係る通信システムを示すブロック図である。また、図2は、図1の通信システムにおける各データの一例を示す図である。
(δ+η)modγ=(β+ε+η)modγ=(α・Xn+ρ+ε+η)modγ
=(α・Xn+((α・Xn+η)modγ)+ε+η)modγ
=α・Xnmodγ+((α・Xn+η)modγ)modγ+εmodγ+ηmodγ
=α・Xnmodγ+((α・Xnmodγ)modγ+(ηmodγ)modγ+εmodγ+ηmodγ
=α・Xnmodγ+α・Xnmodγ+ηmodγ+εmodγ+ηmodγ
=εmodγ
図4は、本発明の実施の形態2に係る通信システムを示すブロック図である。図1と同様の構成要素には同じ番号を付し、説明を省略する。また、図5は、図4の通信システムにおける各データの一例を示す図である。
図11は、本発明の実施の形態3に係る通信システムを示すブロック図である。図1,4と同様の構成要素には同じ番号を付し、説明を省略する。また、図12は、図11の通信システムにおける各データの一例を示す図である。
本実施の形態に係る通信システムは、実施の形態3とは第1の箇所認定手段15と第2の箇所認定手段27の機能が異なる。即ち、第1の箇所認定手段15は、CRC符号103と情報データ101内で最後にビット1が現れる箇所を認定して第1の認定結果110を求める。また、第2の箇所認定手段27は、受信したCRC符号103と情報データ101内で最後にビット1が現れる箇所を認定して第2の認定結果111を求める。その他の構成は実施の形態3と同様である。また、図13は、本実施の形態に係る通信システムにおける各データの一例を示す図である。
本実施の形態は、実施の形態2〜4の何れか2つを組み合わせたものである。従って、図14に示すように、送信装置10が送信する送信データ104は、情報データ101にCRC符号103と符号112,113を接続したものとなる。符号112は、実施の形態2の第1の認定結果108、実施の形態3の第1の認定結果110又は実施の形態4の第1の認定結果110の何れか一つであり、符号113は他の一つである。
本実施の形態は、実施の形態2〜4を組み合わせたものである。従って、図15に示すように、送信装置10が送信する送信データ104は、情報データ101にCRC符号103と符号112〜114を接続したものとなる。符号112は、実施の形態2の第1の認定結果108、実施の形態3の第1の認定結果110又は実施の形態4の第1の認定結果110の何れか一つであり、符号113は他の一つであり、符号114は残りの一つである。
本実施の形態に係る通信システムでは、図16に示すように、送信装置10が送信する送信データ104は、情報データ101にCRC符号103と符号115を接続したものとする。符号115は、実施の形態2の第1の認定結果108、実施の形態3の第1の認定結果110又は実施の形態4の第1の認定結果110の何れか2つ又は3つの合計値である。ただし、合計値ではない何らかの演算を施した値を符号115としても良い。
本実施の形態は、情報データにCRC符号以外にもダミーデータを接続する方式において、このダミーデータに、実施の形態2の第1の認定結果108、実施の形態3の第1の認定結果110、実施の形態4の第1の認定結果110、符号112〜115の何れかを接続する。これにより、実施の形態2〜7と同様の効果を奏する。
11 追加ビット列接続手段
12 CRC演算手段
13 送信手段
14 第1の個数勘定手段
15 第1の箇所認定手段
20 受信装置
21 受信手段
22 追加ビット列加算手段
23 検算手段
24 分離手段
25 第2の個数勘定手段
26 比較手段
27 第2の箇所認定手段
28 比較手段
101 情報データ
102 追加ビット列
103 CRC符号
104 送信データ
105 受信データ
106 追加ビット列加算手段により得られたデータ
107 CRC検算結果
108 第1の認定結果
109 第2の認定結果
110 第1の認定結果
111 第2の認定結果
112―115 符号
Claims (6)
- 送信装置と受信装置とからなる通信システムにおいて、
前記送信装置は、
情報データの所定の生成多項式による2を法とするガロア体上の多項式環での剰余に対応するCRC符号を生成するCRC演算手段と、
前記情報データ及び前記CRC符号内のビット1又はビット0の個数を勘定して第1の認定結果を求める第1の個数勘定手段と、
前記CRC符号及び前記第1の認定結果を接続した前記情報データを送信する送信手段とを備え、
前記受信装置は、
前記送信手段から送信されたデータを受信する受信手段と、
受信した前記CRC符号を接続した前記情報データの前記生成多項式による2を法とするガロア体上の多項式環での剰余を求めることで伝送エラーの有無を判定するCRC検算手段と、
受信した前記情報データ及び前記CRC符号内のビット1又はビット0の個数を勘定して第2の認定結果を求める第2の個数勘定手段と、
受信した前記第1の認定結果と前記第2の認定結果とを比較して伝送エラーの有無を判定する比較手段とを備え、
前記情報データと前記CRC符号の長さをmとすると、前記第1,2の認定結果の長さがlog2mを超えるようにすることを特徴とする通信システム。 - 送信装置と受信装置とからなる通信システムにおいて、
前記送信装置は、
情報データの所定の生成多項式による2を法とするガロア体上の多項式環での剰余に対応するCRC符号を生成するCRC演算手段と、
前記情報データ及び前記CRC符号内で最初にビット1が現れる箇所を認定して第1の認定結果を求める第1の認定手段と、
前記CRC符号及び前記第1の認定結果を接続した前記情報データを送信する送信手段とを備え、
前記受信装置は、
前記送信手段から送信されたデータを受信する受信手段と、
受信した前記CRC符号を接続した前記情報データの前記生成多項式による2を法とするガロア体上の多項式環での剰余を求めることで伝送エラーの有無を判定するCRC検算手段と、
受信した前記情報データ及び前記CRC符号内で最初にビット1が現れる箇所を認定して第2の認定結果を求める第2の認定手段と、
受信した前記第1の認定結果と前記第2の認定結果とを比較して伝送エラーの有無を判定する比較手段とを備え、
前記情報データと前記CRC符号の長さをmとすると、前記第1,2の認定結果の長さがlog2mを超えるようにすることを特徴とする通信システム。 - 送信装置と受信装置とからなる通信システムにおいて、
前記送信装置は、
情報データの所定の生成多項式による2を法とするガロア体上の多項式環での剰余に対応するCRC符号を生成するCRC演算手段と、
前記情報データ及び前記CRC符号内で最後にビット1が現れる箇所を認定して第1の認定結果を求める第1の認定手段と、
前記CRC符号及び前記第1の認定結果を接続した前記情報データを送信する送信手段とを備え、
前記受信装置は、
前記送信手段から送信されたデータを受信する受信手段と、
受信した前記CRC符号を接続した前記情報データの前記生成多項式による2を法とするガロア体上の多項式環での剰余を求めることで伝送エラーの有無を判定するCRC検算手段と、
受信した前記情報データ及び前記CRC符号内で最後にビット1が現れる箇所を認定して第2の認定結果を求める第2の認定手段と、
受信した前記第1の認定結果と前記第2の認定結果とを比較して伝送エラーの有無を判定する比較手段とを備え、
前記情報データと前記CRC符号の長さをmとすると、前記第1,2の認定結果の長さがlog2mを超えるようにすることを特徴とする通信システム。 - 送信装置と受信装置とからなる通信システムにおいて、
前記送信装置は、
情報データの所定の生成多項式による2を法とするガロア体上の多項式環での剰余に対応するCRC符号を生成するCRC演算手段と、
前記情報データ及び前記CRC符号内のビット1又はビット0の個数を勘定して第1の認定結果を求める第1の個数勘定手段と、
前記CRC符号及び前記第1の認定結果を接続した前記情報データを送信する送信手段とを備え、
前記受信装置は、
前記送信手段から送信されたデータを受信する受信手段と、
受信した前記CRC符号を接続した前記情報データの前記生成多項式による2を法とするガロア体上の多項式環での剰余を求めることで伝送エラーの有無を判定するCRC検算手段と、
受信した前記情報データ及び前記CRC符号内のビット1又はビット0の個数を勘定して第2の認定結果を求める第2の個数勘定手段と、
受信した前記第1の認定結果と前記第2の認定結果とを比較して伝送エラーの有無を判定する比較手段とを備え、
前記第1,2の認定結果において、オール0以外の1つの状態とオール0の状態を同一符号にすることを特徴とする通信システム。 - 送信装置と受信装置とからなる通信システムにおいて、
前記送信装置は、
情報データの所定の生成多項式による2を法とするガロア体上の多項式環での剰余に対応するCRC符号を生成するCRC演算手段と、
前記情報データ及び前記CRC符号内で最初にビット1が現れる箇所を認定して第1の認定結果を求める第1の認定手段と、
前記CRC符号及び前記第1の認定結果を接続した前記情報データを送信する送信手段とを備え、
前記受信装置は、
前記送信手段から送信されたデータを受信する受信手段と、
受信した前記CRC符号を接続した前記情報データの前記生成多項式による2を法とするガロア体上の多項式環での剰余を求めることで伝送エラーの有無を判定するCRC検算手段と、
受信した前記情報データ及び前記CRC符号内で最初にビット1が現れる箇所を認定して第2の認定結果を求める第2の認定手段と、
受信した前記第1の認定結果と前記第2の認定結果とを比較して伝送エラーの有無を判定する比較手段とを備え、
前記第1,2の認定結果において、オール0以外の1つの状態とオール0の状態を同一符号にすることを特徴とする通信システム。 - 送信装置と受信装置とからなる通信システムにおいて、
前記送信装置は、
情報データの所定の生成多項式による2を法とするガロア体上の多項式環での剰余に対応するCRC符号を生成するCRC演算手段と、
前記情報データ及び前記CRC符号内で最後にビット1が現れる箇所を認定して第1の認定結果を求める第1の認定手段と、
前記CRC符号及び前記第1の認定結果を接続した前記情報データを送信する送信手段とを備え、
前記受信装置は、
前記送信手段から送信されたデータを受信する受信手段と、
受信した前記CRC符号を接続した前記情報データの前記生成多項式による2を法とするガロア体上の多項式環での剰余を求めることで伝送エラーの有無を判定するCRC検算手段と、
受信した前記情報データ及び前記CRC符号内で最後にビット1が現れる箇所を認定して第2の認定結果を求める第2の認定手段と、
受信した前記第1の認定結果と前記第2の認定結果とを比較して伝送エラーの有無を判定する比較手段とを備え、
前記第1,2の認定結果において、オール0以外の1つの状態とオール0の状態を同一符号にすることを特徴とする通信システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006249443A JP4708291B2 (ja) | 2006-01-16 | 2006-09-14 | 通信システム |
US11/609,935 US7840881B2 (en) | 2006-01-16 | 2006-12-13 | Communication system |
FR0611458A FR2896363A1 (fr) | 2006-01-16 | 2006-12-27 | Systeme de communication |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006007538 | 2006-01-16 | ||
JP2006007538 | 2006-01-16 | ||
JP2006249443A JP4708291B2 (ja) | 2006-01-16 | 2006-09-14 | 通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007215153A JP2007215153A (ja) | 2007-08-23 |
JP4708291B2 true JP4708291B2 (ja) | 2011-06-22 |
Family
ID=38218938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006249443A Expired - Fee Related JP4708291B2 (ja) | 2006-01-16 | 2006-09-14 | 通信システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7840881B2 (ja) |
JP (1) | JP4708291B2 (ja) |
FR (1) | FR2896363A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013020529A1 (de) * | 2011-08-11 | 2013-02-14 | BALLUF GmbH | Messwert-übertragungsvorrichtung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202850A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | Crc保護によるデータ伝送方式 |
JP2003134090A (ja) * | 2001-10-23 | 2003-05-09 | Fujitsu Ltd | 情報送信装置、情報受信装置及び情報通信システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247524A (en) * | 1990-06-29 | 1993-09-21 | Digital Equipment Corporation | Method for generating a checksum |
JPH0563682A (ja) | 1991-09-04 | 1993-03-12 | Nec Corp | 伝送路のビツト誤り検出方式 |
US5671238A (en) * | 1995-10-31 | 1997-09-23 | National Science Council Of R.O.C. | Method and circuitry for generating r-bit parallel CRC code for an l-bit data source |
JP2002335229A (ja) | 2001-05-08 | 2002-11-22 | Mitsubishi Electric Corp | 通信システムおよび誤り訂正方法 |
JP2003134092A (ja) | 2001-10-22 | 2003-05-09 | Toshiba Corp | 通信システム、送信装置、受信装置、誤り検出符号化回路および誤り検出回路 |
US7174498B2 (en) * | 2002-02-15 | 2007-02-06 | Intel Corporation | Obtaining cyclic redundancy code |
-
2006
- 2006-09-14 JP JP2006249443A patent/JP4708291B2/ja not_active Expired - Fee Related
- 2006-12-13 US US11/609,935 patent/US7840881B2/en not_active Expired - Fee Related
- 2006-12-27 FR FR0611458A patent/FR2896363A1/fr not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202850A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | Crc保護によるデータ伝送方式 |
JP2003134090A (ja) * | 2001-10-23 | 2003-05-09 | Fujitsu Ltd | 情報送信装置、情報受信装置及び情報通信システム |
Also Published As
Publication number | Publication date |
---|---|
US7840881B2 (en) | 2010-11-23 |
FR2896363A1 (fr) | 2007-07-20 |
JP2007215153A (ja) | 2007-08-23 |
US20070198891A1 (en) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8799740B2 (en) | Signal segmentation method and CRC attachment method for reducing undetected error | |
JP5226519B2 (ja) | エラー管理用の方法及び装置 | |
KR101354288B1 (ko) | 통신 시스템에서 에러 검출 방법 및 장치 | |
US6044482A (en) | Digital transmission system for encoding and decoding attribute data into error checking symbols of main data | |
JP2006244259A (ja) | 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置 | |
KR100659265B1 (ko) | 패리티비트가 역순으로 부가된 씨.알.씨. 코드의에러검출장치 및 방법 | |
JP6417937B2 (ja) | 復号化装置、プログラム及び情報伝送システム | |
US8136013B2 (en) | Burst error correction based on fire code | |
US6895546B2 (en) | System and method for encoding and decoding data utilizing modified reed-solomon codes | |
JP4322946B2 (ja) | 通信装置 | |
EP3713096A1 (en) | Method and device for decoding staircase code, and storage medium | |
KR100526222B1 (ko) | 복호장치 및 복호방법 | |
US7734977B2 (en) | Method and system for error correction over serial link | |
EP3737013B1 (en) | Encoding method, decoding method and device | |
JP4708291B2 (ja) | 通信システム | |
US20080082896A1 (en) | Burst error correction with offset for correction vector based on fire code | |
WO2018132982A1 (zh) | 码字生成方法、错误位确定方法及其电路 | |
JP4379329B2 (ja) | Crc生成多項式の選択方法、crc符号化方法およびcrc符号化回路 | |
Raahemi | Error correction on 64/66 bit encoded links | |
JP5895238B2 (ja) | 通信装置、通信方法、及び通信プログラム | |
Kaabouch et al. | Improvement of the Orthogonal Code Convolution capabilities using FPGA implementation | |
Jain et al. | Cyclic Redundancy Codes: Study and Implementation | |
JP4854686B2 (ja) | 復号装置及び通信システム | |
Gholase et al. | Enhancement of error detection and correction capability using orthogonal code convolution | |
JP6714119B1 (ja) | 検出装置、生成装置、検出システム、検出方法及び検出プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110316 |
|
LAPS | Cancellation because of no payment of annual fees |