CN107845404A - 一种新型低冗余二维矩阵码对存储器进行加固方法 - Google Patents
一种新型低冗余二维矩阵码对存储器进行加固方法 Download PDFInfo
- Publication number
- CN107845404A CN107845404A CN201711037273.3A CN201711037273A CN107845404A CN 107845404 A CN107845404 A CN 107845404A CN 201711037273 A CN201711037273 A CN 201711037273A CN 107845404 A CN107845404 A CN 107845404A
- Authority
- CN
- China
- Prior art keywords
- positions
- redundancy
- horizontal
- bit
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Error Detection And Correction (AREA)
Abstract
一种新型低冗余二维矩阵码对存储器进行加固方法，涉及低冗余二维矩阵码构造方法。解决了现有二维矩阵码对存储器中的多单元翻转进行纠错保护时，冗余位过多的问题。对于一个i位信息位，将其排列成一个m×n的矩阵，m为行数，n为列数；采用本发明方法构造的低冗余二维矩阵码，可以纠正随机1位错误，连续2位错误，直至最大连续n/2位错误，需要冗余位的个数为(m‑1)×n/2+n。本发明主要用于对存储器进行加固保护。
Description
技术领域
本发明涉及低冗余二维矩阵码构造方法，具体为集成电路存储器抗辐射加固领域中抗多单元翻转的错误纠错码的设计。
背景技术
使用错误纠错码来对存储器中的多单元翻转进行加固已经是一种比较成熟的技术。但是，随着工艺尺寸的缩小，存储器中翻转单元的位数也越来越多，这就要求必须使用纠错能力较高的错误纠错码。目前，二维矩阵码已经被构造用来对存储器中的多单元翻转进行纠错保护。这个二维矩阵码的主要缺点是其冗余位较多，如对于一个16位的信息位进行加固，则需要使用16位的冗余位。
发明内容
本发明是为了解决现有二维矩阵码对存储器中的多单元翻转进行纠错保护时，冗余位过多的问题，本发明提供了种新型低冗余二维矩阵码对存储器进行加固方法。
一种新型低冗余二维矩阵码对存储器进行加固方法，所述低冗余二维矩阵码为错误纠错码；
该方法包括如下：
步骤一：对于一个i位信息位，将其排列成一个m×n的矩阵；
i位信息位依次为M1M2M3......Mi-2Mi-1Mi；
其中，m为行数，n为列数，i为大于或等于8的偶数；
步骤二：对i位信息位进行编码操作，获得(m-1)×n/2+n位冗余位；
(m-1)×n/2+n位冗余位包括(m-1)×n/2位水平冗余位和n位垂直冗余位；
(m-1)×n/2位水平冗余位依次为H1H2H3......H(m-1)×n/2-2H(m-1)×n/2-1H(m-1)×n/2；
n位垂直冗余位依次为V1V2V3......Vn-2Vn-1Vn；
(m-1)×n/2位水平冗余位排成的矩阵，并将该矩阵从左至右依次覆盖从m×n的矩阵中获取的(m-1)×n矩阵，使其水平冗余位与相应信息位相对应，其中，从m×n的矩阵中获取的(m-1)×n矩阵的获取过程为：由上至下取m×n的矩阵中的(m-1)行、n列；
n位垂直冗余位依次与m×n的矩阵中的各列相对应；
步骤三：对读出的(m-1)×n/2+n位冗余位和读出的i位数据位进行译码操作，获得(m-1)×n/2+n位校正子；所述(m-1)×n/2+n位校正子包括(m-1)×n/2位水平校正子和 n位垂直校正子；所述读出的i位数据为通过对i位信息位进行读取获得；读出的 (m-1)×n/2+n位冗余位为通过对(m-1)×n/2位水平冗余位和n位垂直冗余位进行读取获得；
(m-1)×n/2位水平校正子依次为SH1SH2SH3......SH(m-1)×n/2-1SH(m-1)×n/2；
n位垂直校正子为依次为SV1SV2SV3......SVn-1SVn；
读出的i位数据位依次为，且读出的i位数据排列成一个m×n 的矩阵；
读出的(m-1)×n/2位水平冗余位依次为
读出的n位垂直冗余位依次为；
(m-1)×n/2位水平校正子和n位垂直校正子均为低冗余二维矩阵码；
步骤四：针对读出的i位数据位中的第1至第m-1行，对每行中的每一位数据位进行校验，当相应校验位上的水平校正子和垂直校正子均为‘1’时，则判定相应数据位发生错误，并将其发生错误的数据位进行取反；从而实现了对读出的错误数据位进行纠错，进一步实现了对存储器进行加固；
针对读出的i位数据位中的第m行，对该行中的每一位数据位进行校验，当该数据位所在列中的所有水平校正子均为‘0’，且其数据位所对应的垂直校正子为‘1’，则判定相应数据位发生错误，并将其发生错误的数据位进行取反，从而实现了对读出的错误数据位进行纠偏，进一步实现了对存储器进行加固。
优选的是，所述步骤二中，对i位信息位进行编码操作，获得(m-1)×n/2+n位冗余位的具体过程包括：获得(m-1)×n/2位水平冗余位的过程和获得n位垂直冗余位的过程；
其中，
获得(m-1)×n/2位水平冗余位的过程为：依次对i位信息位形成的m×n的矩阵的每一行中具有相同水平冗余位的信息位进行相应的异或处理，依次获得相应的水平冗余位，从而获得(m-1)×n/2位水平冗余位；
获得n位垂直冗余位的过程为：依次对i位信息位形成的m×n的矩阵的每列中所对应的所有信息位进行异或处理，依次获得相应的垂直冗余位，从而获得n位垂直冗余位。
优选的是，所述步骤三中，对读出的(m-1)×n/2+n位冗余位和读出的i位数据位进行译码操作，获得(m-1)×n/2+n位校正子的具体过程包括：
获得(m-1)×n/2位水平校正子的过程和获得n位垂直校正子的过程；
其中，
获得(m-1)×n/2位水平校正子的过程为：依次对读出的每一位水平冗余位及读出的与其相对应的数据位进行异或处理，获得相应的水平校正子，从而获得(m-1)×n/2位水平校正子；
获得n位垂直校正子的过程为：依次对读出的每一位垂直冗余位及读出的与其相对应的数据位进行异或处理，获得相应的垂直校正子，从而获得n位垂直校正子。
优选的是，所述m＝2、n＝8时，
优选的是，所述m＝4、n＝8时；
本发明针对单粒子翻转效应中的多单元翻转效应，设计了一种新型低冗余二维矩阵码。由于所设计的新型低冗余二维矩阵码属于错误纠错码，因此它还可以被用来对磁盘整列和信息通讯等领域中的错误进行纠正。
本发明带来的有益效果是，本发明中所述新型低冗余二维矩阵码跟现有技术中原有矩阵码相比，其纠正能力保持不变，但是其编码器和译码器的面积、功耗开销将会降低，而且还降低了其需要冗余位的个数，可以有效代替原二维矩阵码来进行存储器抗多单元翻转的保护。
采用本发明所提出的一种新型低冗余二维矩阵码对存储器进行加固方法，可以纠正随机1位错误，连续2位错误，直至最大连续n/2位错误，需要冗余位的个数为 (m-1)×n/2+n。
具体实施方式
具体实施方式一：本实施方式一种新型低冗余二维矩阵码对存储器进行加固方法，其特征在于，所述低冗余二维矩阵码为错误纠错码；
该方法包括如下：
步骤一：对于一个i位信息位，将其排列成一个m×n的矩阵；
i位信息位依次为M1M2M3......Mi-2Mi-1Mi；
其中，m为行数，n为列数，i为大于或等于8的偶数；
步骤二：对i位信息位进行编码操作，获得(m-1)×n/2+n位冗余位；
(m-1)×n/2+n位冗余位包括(m-1)×n/2位水平冗余位和n位垂直冗余位；
(m-1)×n/2位水平冗余位依次为H1H2H3......H(m-1)×n/2-2H(m-1)×n/2-1H(m-1)×n/2；
n位垂直冗余位依次为V1V2V3......Vn-2Vn-1Vn；
(m-1)×n/2位水平冗余位排成的矩阵，并将该矩阵从左至右依次覆盖从m×n的矩阵中获取的(m-1)×n矩阵，使其水平冗余位与相应信息位相对应，其中，从m×n的矩阵中获取的(m-1)×n矩阵的获取过程为：由上至下取m×n的矩阵中的(m-1)行、n列；
n位垂直冗余位依次与m×n的矩阵中的各列相对应；
步骤三：对读出的(m-1)×n/2+n位冗余位和读出的i位数据位进行译码操作，获得(m-1)×n/2+n位校正子；所述(m-1)×n/2+n位校正子包括(m-1)×n/2位水平校正子和n位垂直校正子；所述读出的i位数据为通过对i位信息位进行读取获得；读出的 (m-1)×n/2+n位冗余位为通过对(m-1)×n/2位水平冗余位和n位垂直冗余位进行读取获得；
(m-1)×n/2位水平校正子依次为SH1SH2SH3......SH(m-1)×n/2-1SH(m-1)×n/2；
n位垂直校正子为依次为SV1SV2SV3......SVn-1SVn；
读出的i位数据位依次为，且读出的i位数据排列成一个m×n 的矩阵；
读出的(m-1)×n/2位水平冗余位依次为
读出的n位垂直冗余位依次为；
(m-1)×n/2位水平校正子和n位垂直校正子均为低冗余二维矩阵码；
步骤四：针对读出的i位数据位中的第1至第m-1行，对每行中的每一位数据位进行校验，当相应校验位上的水平校正子和垂直校正子均为‘1’时，则判定相应数据位发生错误，并将其发生错误的数据位进行取反；从而实现了对读出的错误数据位进行纠错，进一步实现了对存储器进行加固；
针对读出的i位数据位中的第m行，对该行中的每一位数据位进行校验，当该数据位所在列中的所有水平校正子均为‘0’，且其数据位所对应的垂直校正子为‘1’，则判定相应数据位发生错误，并将其发生错误的数据位进行取反，从而实现了对读出的错误数据位进行纠偏，进一步实现了对存储器进行加固。
本实施方式中，本发明针对单粒子翻转效应中的多单元翻转效应，设计了一种新型低冗余二维矩阵码。由于所设计的新型低冗余二维矩阵码属于错误纠错码，因此它还可以被用来对磁盘整列和信息通讯等领域中的错误进行纠正。
本发明带来的有益效果是，本发明中所述新型低冗余二维矩阵码跟现有技术中原有矩阵码相比，其纠正能力保持不变，但是其编码器和译码器的面积、功耗开销将会降低，而且还降低了其需要冗余位的个数，可以有效代替原二维矩阵码来进行存储器抗多单元翻转的保护。
采用本发明所提出的一种新型低冗余二维矩阵码对存储器进行加固方法，可以纠正随机1位错误，连续2位错误，直至最大连续n/2位错误，需要冗余位的个数为 (m-1)×n/2+n。
具体实施方式二：本实施方式与具体实施方式一所述的一种新型低冗余二维矩阵码对存储器进行加固方法的区别在于，所述步骤二中，对i位信息位进行编码操作，获得(m-1)×n/2+n位冗余位的具体过程包括：获得(m-1)×n/2位水平冗余位的过程和获得n 位垂直冗余位的过程；
其中，
获得(m-1)×n/2位水平冗余位的过程为：依次对i位信息位形成的m×n的矩阵的每一行中具有相同水平冗余位的信息位进行相应的异或处理，依次获得相应的水平冗余位，从而获得(m-1)×n/2位水平冗余位；
获得n位垂直冗余位的过程为：依次对i位信息位形成的m×n的矩阵的每列中所对应的所有信息位进行异或处理，依次获得相应的垂直冗余位，从而获得n位垂直冗余位。
具体实施方式三：本实施方式与具体实施方式一所述的一种新型低冗余二维矩阵码对存储器进行加固方法的区别在于，所述步骤三中，对读出的(m-1)×n/2+n位冗余位和读出的i位数据位进行译码操作，获得(m-1)×n/2+n位校正子的具体过程包括：
获得(m-1)×n/2位水平校正子的过程和获得n位垂直校正子的过程；
其中，
获得(m-1)×n/2位水平校正子的过程为：依次对读出的每一位水平冗余位及读出的与其相对应的数据位进行异或处理，获得相应的水平校正子，从而获得(m-1)×n/2位水平校正子；
获得n位垂直校正子的过程为：依次对读出的每一位垂直冗余位及读出的与其相对应的数据位进行异或处理，获得相应的垂直校正子，从而获得n位垂直校正子。
具体实施方式四：本实施方式与具体实施方式一、二、三或四所述的一种新型低冗余二维矩阵码对存储器进行加固方法的区别在于，所述m＝2、n＝8时，
本实施方式是对16位的信息位进行保护来说明其构造方法，在本例中，以2行8列来说明，其主要原因是可以获得最大的纠正能力，如表1所示，M1～M16是信息位，H1～H4是水平冗余位，V1～V8是垂直冗余位；
表1 16位低冗余二维矩阵码结构图
获得水平校正子和垂直校正子后，然后再根据水平校正子和垂直校正子的图样来确定错误图案以及其位置。例如：m＝2、n＝8时，当M1'～M'4发生翻转后，水平校正子将是：
垂直校正子将会是：
对于读出的第一行上的数据M1'～M'8，采用如下译码方式：对于M1'来说，如果SH1＝1 并且SV1＝1，则确定M1'发生了错误的翻转，只需将M1'的值取反即可；类似的，可以将第一行上剩余的位进行正确译码。
而对于读出的第二行上的数据M'9～M1'6，则采用如下的译码方式：对于M'9来说，如果SH1＝0并且SV1＝1，则确定M'9发生了错误的翻转，读出的是一个错误的数据，所以将其按位取反即可获得正确的值；类似的，可以将第二行上剩余的位进行正确译码。
具体实施方式五：本实施方式与具体实施方式一所述的一种新型低冗余二维矩阵码对存储器进行加固方法的区别在于，所述m＝4、n＝8时，
本实施方式是对32位的信息位进行保护来说明其构造方法，如表2所示，M1～M32是信息位，H1～H12是水平冗余位，V1～V8是垂直冗余位。
表2 32位低冗余二维矩阵码结构图
获得水平校正子和垂直校正子后，然后再根据水平校正子和垂直校正子的图样来确定错误图案以及其位置。例如，所述m＝4、n＝8时，当M1'～M'4发生翻转后，水平校正子将是：垂直校正子将会是：
对于读出的第一行上的数据，采用如下译码方式：对于来说，如果SH1＝1 并且SV1＝1，则确定发生了错误的翻转，只需将的值取反即可；类似的，可以将第一行上剩余的位进行正确译码。读出的第二行和第三行上的数据按照类似的方式进行译码即可。
而对于读出的最后一行上的数据，则采用如下的译码方式：对于来说，如果SH1＝0,SH9＝0,SH17＝0并且SV1＝1，则确定发生了错误的翻转，读出的是一个错误的数据，所以将其按位取反即可获得正确的值；类似的，可以将最后一行上剩余的位进行正确译码。
本发明所述一种新型低冗余二维矩阵码对存储器进行加固方法的不局限于上述各实施方式所记载的具体步骤，还可以是上述各实施方式所记载的技术特征的合理组合。
Claims (5)
1.一种新型低冗余二维矩阵码对存储器进行加固方法，其特征在于，所述低冗余二维矩阵码为错误纠错码；
该方法包括如下：
步骤一：对于一个i位信息位，将其排列成一个m×n的矩阵；
i位信息位依次为M1M2M3......Mi-2Mi-1Mi；
其中，m为行数，n为列数，i为大于或等于8的偶数；
步骤二：对i位信息位进行编码操作，获得(m-1)×n/2+n位冗余位；
(m-1)×n/2+n位冗余位包括(m-1)×n/2位水平冗余位和n位垂直冗余位；
(m-1)×n/2位水平冗余位依次为H1H2H3......H(m-1)×n/2-2H(m-1)×n/2-1H(m-1)×n/2；
n位垂直冗余位依次为V1V2V3......Vn-2Vn-1Vn；
(m-1)×n/2位水平冗余位排成的矩阵，并将该矩阵从左至右依次覆盖从m×n的矩阵中获取的(m-1)×n矩阵，使其水平冗余位与相应信息位相对应，其中，从m×n的矩阵中获取的(m-1)×n矩阵的获取过程为：由上至下取m×n的矩阵中的(m-1)行、n列；
n位垂直冗余位依次与m×n的矩阵中的各列相对应；
步骤三：对读出的(m-1)×n/2+n位冗余位和读出的i位数据位进行译码操作，获得(m-1)×n/2+n位校正子；所述(m-1)×n/2+n位校正子包括(m-1)×n/2位水平校正子和n位垂直校正子；所述读出的i位数据为通过对i位信息位进行读取获得；读出的(m-1)×n/2+n位冗余位为通过对(m-1)×n/2位水平冗余位和n位垂直冗余位进行读取获得；
(m-1)×n/2位水平校正子依次为SH1SH2SH3......SH(m-1)×n/2-1SH(m-1)×n/2；
n位垂直校正子为依次为SV1SV2SV3......SVn-1SVn；
读出的i位数据位依次为M1′M2′M3′......M′i-2M′i-1Mi′，且读出的i位数据排列成一个m×n的矩阵；
读出的(m-1)×n/2位水平冗余位依次为H1'H'2H3'......H′(m-1)×n/2-2H′(m-1)×n/2(m-1)×n/2- 1H′(m-1)×n/2；
读出的n位垂直冗余位依次为V1'V2'V3'......V′n-2V′n-1Vn'；
(m-1)×n/2位水平校正子和n位垂直校正子均为低冗余二维矩阵码；
步骤四：针对读出的i位数据位中的第1至第m-1行，对每行中的每一位数据位进行校验，当相应校验位上的水平校正子和垂直校正子均为‘1’时，则判定相应数据位发生错误，并将其发生错误的数据位进行取反；从而实现了对读出的错误数据位进行纠错，进一步实现了对存储器进行加固；
针对读出的i位数据位中的第m行，对该行中的每一位数据位进行校验，当该数据位所在列中的所有水平校正子均为‘0’，且其数据位所对应的垂直校正子为‘1’，则判定相应数据位发生错误，并将其发生错误的数据位进行取反，从而实现了对读出的错误数据位进行纠偏，进一步实现了对存储器进行加固。
2.根据权利要求1所述的一种新型低冗余二维矩阵码对存储器进行加固方法，其特征在于，所述步骤二中，对i位信息位进行编码操作，获得(m-1)×n/2+n位冗余位的具体过程包括：获得(m-1)×n/2位水平冗余位的过程和获得n位垂直冗余位的过程；
其中，
获得(m-1)×n/2位水平冗余位的过程为：依次对i位信息位形成的m×n的矩阵的每一行中具有相同水平冗余位的信息位进行相应的异或处理，依次获得相应的水平冗余位，从而获得(m-1)×n/2位水平冗余位；
获得n位垂直冗余位的过程为：依次对i位信息位形成的m×n的矩阵的每列中所对应的所有信息位进行异或处理，依次获得相应的垂直冗余位，从而获得n位垂直冗余位。
3.根据权利要求1所述的一种新型低冗余二维矩阵码对存储器进行加固方法，其特征在于，所述步骤三中，对读出的(m-1)×n/2+n位冗余位和读出的i位数据位进行译码操作，获得(m-1)×n/2+n位校正子的具体过程包括：
获得(m-1)×n/2位水平校正子的过程和获得n位垂直校正子的过程；
其中，
获得(m-1)×n/2位水平校正子的过程为：依次对读出的每一位水平冗余位及读出的与其相对应的数据位进行异或处理，获得相应的水平校正子，从而获得(m-1)×n/2位水平校正子；
获得n位垂直校正子的过程为：依次对读出的每一位垂直冗余位及读出的与其相对应的数据位进行异或处理，获得相应的垂直校正子，从而获得n位垂直校正子。
4.根据权利要求1、2或3所述的一种新型低冗余二维矩阵码对存储器进行加固方法，其特征在于，所述m＝2、n＝8时，
5.根据权利要求1、2或3所述的一种新型低冗余二维矩阵码对存储器进行加固方法，其特征在于，所述m＝4、n＝8时，
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711037273.3A CN107845404A (zh) | 2017-10-30 | 2017-10-30 | 一种新型低冗余二维矩阵码对存储器进行加固方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711037273.3A CN107845404A (zh) | 2017-10-30 | 2017-10-30 | 一种新型低冗余二维矩阵码对存储器进行加固方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107845404A true CN107845404A (zh) | 2018-03-27 |
Family
ID=61682016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711037273.3A Pending CN107845404A (zh) | 2017-10-30 | 2017-10-30 | 一种新型低冗余二维矩阵码对存储器进行加固方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107845404A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4464747A (en) * | 1982-02-18 | 1984-08-07 | The Singer Company | High reliability memory |
| CN1118540A (zh) * | 1994-06-16 | 1996-03-13 | 株式会社东芝 | 纠错设备及其方法 |
| CN104409103A (zh) * | 2014-09-22 | 2015-03-11 | 中国空间技术研究院 | 一种新颖的宇航用存储器二维编码加固方法及电路装置 |
| CN105989389A (zh) * | 2015-02-11 | 2016-10-05 | 北京鼎九信息工程研究院有限公司 | 一种二维码 |
| CN106708655A (zh) * | 2017-02-16 | 2017-05-24 | 深圳前海生生科技有限公司 | 基于二维纠错码的内存加固方法及电路 |
-
2017
- 2017-10-30 CN CN201711037273.3A patent/CN107845404A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4464747A (en) * | 1982-02-18 | 1984-08-07 | The Singer Company | High reliability memory |
| CN1118540A (zh) * | 1994-06-16 | 1996-03-13 | 株式会社东芝 | 纠错设备及其方法 |
| CN104409103A (zh) * | 2014-09-22 | 2015-03-11 | 中国空间技术研究院 | 一种新颖的宇航用存储器二维编码加固方法及电路装置 |
| CN105989389A (zh) * | 2015-02-11 | 2016-10-05 | 北京鼎九信息工程研究院有限公司 | 一种二维码 |
| CN106708655A (zh) * | 2017-02-16 | 2017-05-24 | 深圳前海生生科技有限公司 | 基于二维纠错码的内存加固方法及电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103155421B (zh) | Ldpc多解码器架构 | |
| Song et al. | Codes with run-length and GC-content constraints for DNA-based data storage | |
| TWI456579B (zh) | 提昇錯誤更正能力之方法以及相關之記憶裝置及其控制器 | |
| US20180167088A1 (en) | Error-Correcting Code Method and System with Hybrid Block Product Codes | |
| CN108874576B (zh) | 一种基于纠错编码的数据存储系统 | |
| TW200508850A (en) | Application of special ECC matrix for solving stuck bit faults in an ECC protected mechanism | |
| CN111078460B (zh) | 一种快速纠删码计算方法 | |
| JPS5960654A (ja) | エラ−訂正システム | |
| TW201346922A (zh) | 記憶體控制器、記憶裝置及錯誤修正方法 | |
| US20170111061A1 (en) | Efficient coding with single-error correction and double-error detection capabilities | |
| CN101572125A (zh) | 错误更正电路及其方法 | |
| WO2018072294A1 (zh) | 一种校验矩阵的构造方法及水平阵列纠删码的构造方法 | |
| JP2005522137A5 (zh) | ||
| EP1282040A3 (en) | Data storage method for use in a magnetoresistive solid-state storage device | |
| CN107563475B (zh) | 一种二维码的编码方法和装置 | |
| US20100017682A1 (en) | Error correction code striping | |
| US8856616B1 (en) | Two dimensional encoding for non-volatile memory blocks | |
| JP2018129569A5 (ja) | 送信装置、送信方法、受信装置、及び、受信方法 | |
| CN107845404A (zh) | 一种新型低冗余二维矩阵码对存储器进行加固方法 | |
| US7127658B2 (en) | Method and encoder for implementing a fully protected multidimensional linear block code | |
| US20150200686A1 (en) | Encoding device, decoding device, and operating method thereof | |
| CN109785895A (zh) | 纠正NAND Flash中多比特错误的ECC装置和方法 | |
| CN107301881A (zh) | 一种基于4位相邻和3位突发纠错码的sram存储器抗辐射加固方法及存储器系统 | |
| CN111125014B (zh) | 一种基于u-型设计的柔性部分重复码的构造方法 | |
| CN107659319B (zh) | 一种对Turbo乘积码编码的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180327 |