JP2678093B2 - 復号化回路 - Google Patents
復号化回路Info
- Publication number
- JP2678093B2 JP2678093B2 JP2348291A JP2348291A JP2678093B2 JP 2678093 B2 JP2678093 B2 JP 2678093B2 JP 2348291 A JP2348291 A JP 2348291A JP 2348291 A JP2348291 A JP 2348291A JP 2678093 B2 JP2678093 B2 JP 2678093B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- multiplication
- result
- syndrome
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル無線通信方
式において、受信された誤り訂正符号の訂正処理を行う
復号化回路に関する。
式において、受信された誤り訂正符号の訂正処理を行う
復号化回路に関する。
【０００２】
【従来の技術】ディジタル無線通信方式の受信端末で
は、無線回線におけるフェージングその他の伝搬状態の
変動に伴って生じるビット誤りを訂正し、伝送品質を向
上させるために、ランダムビット誤りに対して高い確度
で訂正を行うことができるＢＣＨ（Ｂｏｓｅ−Ｃｈａｕ
ｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）符号が多く用い
られる。また、その受信端では、受信された符号の誤り
ビットを示すシンドロームを算出し、その誤りビットを
訂正する復号化回路（ＦＥＣ（Front Error Correctin
g) 回路）が設けられる。
は、無線回線におけるフェージングその他の伝搬状態の
変動に伴って生じるビット誤りを訂正し、伝送品質を向
上させるために、ランダムビット誤りに対して高い確度
で訂正を行うことができるＢＣＨ（Ｂｏｓｅ−Ｃｈａｕ
ｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）符号が多く用い
られる。また、その受信端では、受信された符号の誤り
ビットを示すシンドロームを算出し、その誤りビットを
訂正する復号化回路（ＦＥＣ（Front Error Correctin
g) 回路）が設けられる。
【０００３】図４は、ディジタル無線通信方式の構成例
を示す図である。図において、複数のチャネルに対応す
る各データは、これらを多重化する搬送端局装置４１を
介して、その出力を２５６ＱＡＭ（直交振幅変調方式）
を用いて無線回線に送出する送信機４２に与えられる。
送信機４２には、上述の多重化されたデータをＢＣＨ符
号に符号化する符号器４３を含む。一方、無線回線を介
して対向する受信機４４の出力は、搬送端局装置４１と
逆の多重化処理を行い各チャネル毎のデータを復元する
搬送端局装置４５に接続される。受信機４４には、復調
して得られた上述のＢＣＨ符号を復号化する復号化回路
４６を含む。
を示す図である。図において、複数のチャネルに対応す
る各データは、これらを多重化する搬送端局装置４１を
介して、その出力を２５６ＱＡＭ（直交振幅変調方式）
を用いて無線回線に送出する送信機４２に与えられる。
送信機４２には、上述の多重化されたデータをＢＣＨ符
号に符号化する符号器４３を含む。一方、無線回線を介
して対向する受信機４４の出力は、搬送端局装置４１と
逆の多重化処理を行い各チャネル毎のデータを復元する
搬送端局装置４５に接続される。受信機４４には、復調
して得られた上述のＢＣＨ符号を復号化する復号化回路
４６を含む。
【０００４】復号化回路４６では、復調された受信デー
タ（上述のＢＣＨ符号）は、シンドローム算出回路４７
1 、４７2 および遅延補正回路４８に与えられる。シン
ドローム算出回路４７1 の出力は、除算回路４９の一方
の入力、乗算回路５０の入力および誤り訂正パルス発生
回路５１の一方の入力に接続される。シンドローム算出
回路４７2 の出力は除算回路４９の他方の入力に接続さ
れ、その出力は加算回路５２1 の一方の入力に接続され
る。乗算回路５０の出力は加算回路５２1 の他方の入力
に接続され、その出力は誤り訂正パルス発生回路５１の
他方の入力に接続される。遅延補正回路４８および誤り
訂正パルス発生回路５１の各出力はそれぞれ加算回路５
２2 に与えられ、その出力から訂正データが送出され
る。
タ（上述のＢＣＨ符号）は、シンドローム算出回路４７
1 、４７2 および遅延補正回路４８に与えられる。シン
ドローム算出回路４７1 の出力は、除算回路４９の一方
の入力、乗算回路５０の入力および誤り訂正パルス発生
回路５１の一方の入力に接続される。シンドローム算出
回路４７2 の出力は除算回路４９の他方の入力に接続さ
れ、その出力は加算回路５２1 の一方の入力に接続され
る。乗算回路５０の出力は加算回路５２1 の他方の入力
に接続され、その出力は誤り訂正パルス発生回路５１の
他方の入力に接続される。遅延補正回路４８および誤り
訂正パルス発生回路５１の各出力はそれぞれ加算回路５
２2 に与えられ、その出力から訂正データが送出され
る。
【０００５】このような構成のディジタル無線通信方式
では、生成多項式Ｇ(X) が、Ｇ(X)＝(X8+X4+X3+X2+1)・
(X8+X6+X5+X4+X2+X+1) ・・・の式で与えられ、かつ
ガロア体ＧＦ(28)の元α，α3 を根とする系列（２５
５、２３９）のＢＣＨ符号を用いて最大２ビットまでの
ビット誤りを訂正できる。すなわち、受信されたＢＣＨ
符号の単一語(255ビット長）の内、最終ビットから数え
てｉ番目とｊ番目の２ビットに誤りが生じたとすると、
上述の根αに対応するシンドロームＳ1 と他方の根α3
に対応するシンドロームＳ3 とは、 Ｓ1＝αi ＋αj ・・・ Ｓ3＝α3i＋α3j ・・・ の式でそれぞれ与えられるが、β1＝αi 、β2＝αj と
置き換えると、一般に、上述の誤りビットの位置（＝
ｉ、ｊ）は、 の式で与えられるロケーション関数σ(ｘ)の根（ｘ＝α
-i、α-j）から求められる。
では、生成多項式Ｇ(X) が、Ｇ(X)＝(X8+X4+X3+X2+1)・
(X8+X6+X5+X4+X2+X+1) ・・・の式で与えられ、かつ
ガロア体ＧＦ(28)の元α，α3 を根とする系列（２５
５、２３９）のＢＣＨ符号を用いて最大２ビットまでの
ビット誤りを訂正できる。すなわち、受信されたＢＣＨ
符号の単一語(255ビット長）の内、最終ビットから数え
てｉ番目とｊ番目の２ビットに誤りが生じたとすると、
上述の根αに対応するシンドロームＳ1 と他方の根α3
に対応するシンドロームＳ3 とは、 Ｓ1＝αi ＋αj ・・・ Ｓ3＝α3i＋α3j ・・・ の式でそれぞれ与えられるが、β1＝αi 、β2＝αj と
置き換えると、一般に、上述の誤りビットの位置（＝
ｉ、ｊ）は、 の式で与えられるロケーション関数σ(ｘ)の根（ｘ＝α
-i、α-j）から求められる。
【０００６】復号化回路４６では、シンドローム算出回
路４７1 がシンドロームＳ1 を求め、シンドローム算出
回路４７2 がシンドロームＳ3 を求める。さらに、乗算
回路５０はシンドロームＳ1 の２乗値Ｓ1 2を算出し、除
算回路４９はシンドロームＳ 3 をシンドロームＳ1 で除
算した値を求める。誤り訂正パルス発生回路５１は、こ
のように算出されたロケーション関数σ(ｘ)の各項に対
応する係数に基づいてその根（誤りビットの位置）を求
め、そのビット位置に対応するタイミングにパルスを生
成する。
路４７1 がシンドロームＳ1 を求め、シンドローム算出
回路４７2 がシンドロームＳ3 を求める。さらに、乗算
回路５０はシンドロームＳ1 の２乗値Ｓ1 2を算出し、除
算回路４９はシンドロームＳ 3 をシンドロームＳ1 で除
算した値を求める。誤り訂正パルス発生回路５１は、こ
のように算出されたロケーション関数σ(ｘ)の各項に対
応する係数に基づいてその根（誤りビットの位置）を求
め、そのビット位置に対応するタイミングにパルスを生
成する。
【０００７】一方、遅延補正回路４８はこのような演算
の所要時間だけ遅延したＢＣＨ符号を出力し、その出力
は加算回路５２2 を介して行われる上述のパルスとの加
算（排他的論理和）により正しいビット列に変換され
る。図５は、従来の復号化回路に設けられた除算回路の
構成例を示す図である。図において、シンドロームＳ1
はシフト演算回路５３1 に与えられ、その出力に得られ
る９個のシフト演算結果は選択保持回路５４に与えられ
る。選択保持回路５４は、シンドロームＳ3 をシンドロ
ームＳ1 で除した値（＝Ｓ3／Ｓ1）を出力する。また、
シンドロームＳ3 は、シフト演算回路５３1 と同じ回路
構成のシフト演算回路５３2 に与えられ、その出力は検
出回路５５に与えられる。検出回路５５は選択保持回路
５４に選択信号を送出する。
の所要時間だけ遅延したＢＣＨ符号を出力し、その出力
は加算回路５２2 を介して行われる上述のパルスとの加
算（排他的論理和）により正しいビット列に変換され
る。図５は、従来の復号化回路に設けられた除算回路の
構成例を示す図である。図において、シンドロームＳ1
はシフト演算回路５３1 に与えられ、その出力に得られ
る９個のシフト演算結果は選択保持回路５４に与えられ
る。選択保持回路５４は、シンドロームＳ3 をシンドロ
ームＳ1 で除した値（＝Ｓ3／Ｓ1）を出力する。また、
シンドロームＳ3 は、シフト演算回路５３1 と同じ回路
構成のシフト演算回路５３2 に与えられ、その出力は検
出回路５５に与えられる。検出回路５５は選択保持回路
５４に選択信号を送出する。
【０００８】シフト演算回路５３1 では、入力されるシ
ンドロームＳ1 が、乗算回路５６11、５７11の各入力に
与えられ、乗算回路５７11の出力は乗算回路５６21、５
７21の各入力に接続される。以下、同様に乗算回路５７
21の出力は乗算回路５６31、５７31の各入力に接続さ
れ、乗算回路５７31の出力は乗算回路５６41、５７41の
各入力に接続される。乗算回路５７41の出力は乗算回路
５６51、５７51の各入力に接続され、乗算回路５７51の
出力は乗算回路５６61、５７61の各入力に接続される。
乗算回路５７61の出力は乗算回路５６71、５７71の各入
力に接続され、乗算回路５７71の出力は乗算回路５
６81、５７81の各入力に接続される。乗算回路５７81の
出力は、乗算回路５６91の入力に接続される。
ンドロームＳ1 が、乗算回路５６11、５７11の各入力に
与えられ、乗算回路５７11の出力は乗算回路５６21、５
７21の各入力に接続される。以下、同様に乗算回路５７
21の出力は乗算回路５６31、５７31の各入力に接続さ
れ、乗算回路５７31の出力は乗算回路５６41、５７41の
各入力に接続される。乗算回路５７41の出力は乗算回路
５６51、５７51の各入力に接続され、乗算回路５７51の
出力は乗算回路５６61、５７61の各入力に接続される。
乗算回路５７61の出力は乗算回路５６71、５７71の各入
力に接続され、乗算回路５７71の出力は乗算回路５
６81、５７81の各入力に接続される。乗算回路５７81の
出力は、乗算回路５６91の入力に接続される。
【０００９】また、乗算回路５６11〜５６91の出力は、
シフト演算結果として選択保持回路５４に与えられ、選
択回路５５を介して所定の監視回路に与えられる。さら
に、シフト演算回路５３2 は、上述のようにシフト演算
回路５３1 とその構成が同じであるから、以下では、例
えば、乗算回路５６11に対応する乗算回路を参照番号
「５６12」で表すように、シフト演算回路５３1 の各構
成要素に対応する参照番号の第二の添え番号を「2 」と
して表し、その説明を省略する。
シフト演算結果として選択保持回路５４に与えられ、選
択回路５５を介して所定の監視回路に与えられる。さら
に、シフト演算回路５３2 は、上述のようにシフト演算
回路５３1 とその構成が同じであるから、以下では、例
えば、乗算回路５６11に対応する乗算回路を参照番号
「５６12」で表すように、シフト演算回路５３1 の各構
成要素に対応する参照番号の第二の添え番号を「2 」と
して表し、その説明を省略する。
【００１０】このような構成のシフト演算回路５３1 で
は、乗算回路５７11〜５７81は、それぞれガロア体の元
αを乗数とする乗算を行い、乗算回路５６21〜５６91に
シンドロームＳ1 と元α〜α8 との積をそれぞれ並列に
与える。乗算回路５６11〜５６91は、所定のクロックに
同期してこのようにして与えられる積にガロア体の元α
9 を乗じ、得られる演算結果をそれぞれシフト演算結果
として出力する。また、乗算回路５６11〜５６91は、上
述のクロックの後続周期には、新たにシンドロームＳ1
が与えられるまで、乗算回路５６11、５７11の入力に一
定の論理レベル「０」が与えられ、乗算回路５６21〜５
６91にも同様に一定の論理レベル「０」が与えられるの
で、図６に示すように、先行して算出されたシフト演算
結果に同じ乗数を乗じる演算を反復する。
は、乗算回路５７11〜５７81は、それぞれガロア体の元
αを乗数とする乗算を行い、乗算回路５６21〜５６91に
シンドロームＳ1 と元α〜α8 との積をそれぞれ並列に
与える。乗算回路５６11〜５６91は、所定のクロックに
同期してこのようにして与えられる積にガロア体の元α
9 を乗じ、得られる演算結果をそれぞれシフト演算結果
として出力する。また、乗算回路５６11〜５６91は、上
述のクロックの後続周期には、新たにシンドロームＳ1
が与えられるまで、乗算回路５６11、５７11の入力に一
定の論理レベル「０」が与えられ、乗算回路５６21〜５
６91にも同様に一定の論理レベル「０」が与えられるの
で、図６に示すように、先行して算出されたシフト演算
結果に同じ乗数を乗じる演算を反復する。
【００１１】ところで、式に示す生成多項式に対応し
て得られるシンドロームＳ1 とシンドロームＳ3 とは、
何れも全ビットが正常に受信されたことを示す「000000
00」以外の255(＝28−1)通りのビットパターン（＝α0
〜α254)の何れかに該当する。すなわち、式、に示
す各シンドロームは、一般にそれぞれ Ｓ1＝αi ＋αj ＝αI Ｓ3＝α3i＋α3j＝αJ と表すことができ、算出すべき除算結果は、 Ｓ3／Ｓ1＝αJ／αI＝α(J-I)／α0 ・・・ の式で与えられる。ここに、Ｉ、Ｊは、何れも自然数０
〜 254の何れかの値である。
て得られるシンドロームＳ1 とシンドロームＳ3 とは、
何れも全ビットが正常に受信されたことを示す「000000
00」以外の255(＝28−1)通りのビットパターン（＝α0
〜α254)の何れかに該当する。すなわち、式、に示
す各シンドロームは、一般にそれぞれ Ｓ1＝αi ＋αj ＝αI Ｓ3＝α3i＋α3j＝αJ と表すことができ、算出すべき除算結果は、 Ｓ3／Ｓ1＝αJ／αI＝α(J-I)／α0 ・・・ の式で与えられる。ここに、Ｉ、Ｊは、何れも自然数０
〜 254の何れかの値である。
【００１２】上述の除算回路４９では、シフト演算回路
５３1 は、図６に示すように、所定のクロックに同期し
た時系列に応じて、入力されるシンドロームＳ1 から連
続して異なる次数の元（＝α(J-I) に対応する。）（以
下、「シフト演算結果」という。）を並列に９個づつ逐
次算出し、選択保持回路５４に与える。シフト演算回路
５３2 は、同様にして入力されるシンドロームＳ3 から
９個のシフト演算結果を並列に逐次算出し、検出回路５
５に与える。検出回路５５は、これらのビットパターン
が式の分母に対応する元α0 に相当するビットパター
ン（＝10000000）が含まれることを検出すると選択信号
を出力する。選択保持回路５４は、その選択信号に応じ
て、上述のビットパターン（元α0 ）に対応してシフト
演算回路５３1 から出力される出力を選択・保持し、式
に示す除算結果として出力する。
５３1 は、図６に示すように、所定のクロックに同期し
た時系列に応じて、入力されるシンドロームＳ1 から連
続して異なる次数の元（＝α(J-I) に対応する。）（以
下、「シフト演算結果」という。）を並列に９個づつ逐
次算出し、選択保持回路５４に与える。シフト演算回路
５３2 は、同様にして入力されるシンドロームＳ3 から
９個のシフト演算結果を並列に逐次算出し、検出回路５
５に与える。検出回路５５は、これらのビットパターン
が式の分母に対応する元α0 に相当するビットパター
ン（＝10000000）が含まれることを検出すると選択信号
を出力する。選択保持回路５４は、その選択信号に応じ
て、上述のビットパターン（元α0 ）に対応してシフト
演算回路５３1 から出力される出力を選択・保持し、式
に示す除算結果として出力する。
【００１３】
【発明が解決しようとする課題】ところで、このような
従来の復号化回路では、シフト演算回路が多くのフリッ
プフロップ回路を含むシフトレジスタを直列多段接続し
て構成される乗算回路が多く用いられ、ハードウエア規
模が大きかった。さらに、ＩＣ化された復号化回路で
は、上述のフリップフロップに生じた縮退故障その他の
故障を検出するためには、並列に配置された各乗算回路
の出力を個別に監視しなければならない。すなわち、シ
フト演算回路では、これらの出力を監視回路に適宜選択
して伝達する選択回路を備えなければならず、ハードウ
エア規模が大きく、かつ故障検出に必要な手順が複雑で
あった。
従来の復号化回路では、シフト演算回路が多くのフリッ
プフロップ回路を含むシフトレジスタを直列多段接続し
て構成される乗算回路が多く用いられ、ハードウエア規
模が大きかった。さらに、ＩＣ化された復号化回路で
は、上述のフリップフロップに生じた縮退故障その他の
故障を検出するためには、並列に配置された各乗算回路
の出力を個別に監視しなければならない。すなわち、シ
フト演算回路では、これらの出力を監視回路に適宜選択
して伝達する選択回路を備えなければならず、ハードウ
エア規模が大きく、かつ故障検出に必要な手順が複雑で
あった。
【００１４】本発明は、小規模の回路を用いて容易に故
障を検出できる復号化回路を提供することを目的とす
る。
障を検出できる復号化回路を提供することを目的とす
る。
【００１５】
【課題を解決するための手段】図１は、本発明の原理ブ
ロック図である。本発明は、複数の既約多項式の積で与
えられる生成多項式で生成された巡回符号から既約多項
式を除数とする除算の剰余として与えられ、かつガロア
体のべき表現αI 、αJ で示される２つのシンドローム
Ｓx 、Ｓy と、連続した位数の各べき表現で示されるビ
ット列との積をＮ個毎に第一〜第Ｎの乗算結果として出
力する乗算手段１１1、１１2と、乗算手段１１2 から出
力される乗算結果からべき表現α0を検出し、これに対
応して乗算手段１１1から出力される乗算結果αI-Jをシ
ンドロームの比Ｓx／Ｓyとして求め、巡回符号の誤りビ
ットの番号Ｋk に対して、σ(Ｘ)＝(αK1Ｘ＋1)・…・
(αKnＸ＋1)の式で与えられるロケーション関数の係数
を与える除算手段１３と、その除算結果およびシンドロ
ームに基づいてロケーション関数の全係数とその係数に
対応した根とを求め、その根に応じてビット番号Ｋk で
示される巡回符号のビットを反転させて訂正する訂正手
段１５とを備えた復号化回路において、乗算手段１
１1、１１2の何れか一方には、入力されたシンドローム
にべき表現αN で示されるビット列を反復して乗じ、得
られた各演算結果を第一の乗算結果として出力する乗算
回路１７と、乗算回路１７の後段に縦続接続され、かつ
前段から与えられた乗算結果にべき表現αN+1 で示され
るビット列を乗じ、反復の次周期における第二〜第Ｎの
乗算結果をそれぞれ出力する乗算回路１９1〜１９N-1と
を備えたことを特徴とする。
ロック図である。本発明は、複数の既約多項式の積で与
えられる生成多項式で生成された巡回符号から既約多項
式を除数とする除算の剰余として与えられ、かつガロア
体のべき表現αI 、αJ で示される２つのシンドローム
Ｓx 、Ｓy と、連続した位数の各べき表現で示されるビ
ット列との積をＮ個毎に第一〜第Ｎの乗算結果として出
力する乗算手段１１1、１１2と、乗算手段１１2 から出
力される乗算結果からべき表現α0を検出し、これに対
応して乗算手段１１1から出力される乗算結果αI-Jをシ
ンドロームの比Ｓx／Ｓyとして求め、巡回符号の誤りビ
ットの番号Ｋk に対して、σ(Ｘ)＝(αK1Ｘ＋1)・…・
(αKnＸ＋1)の式で与えられるロケーション関数の係数
を与える除算手段１３と、その除算結果およびシンドロ
ームに基づいてロケーション関数の全係数とその係数に
対応した根とを求め、その根に応じてビット番号Ｋk で
示される巡回符号のビットを反転させて訂正する訂正手
段１５とを備えた復号化回路において、乗算手段１
１1、１１2の何れか一方には、入力されたシンドローム
にべき表現αN で示されるビット列を反復して乗じ、得
られた各演算結果を第一の乗算結果として出力する乗算
回路１７と、乗算回路１７の後段に縦続接続され、かつ
前段から与えられた乗算結果にべき表現αN+1 で示され
るビット列を乗じ、反復の次周期における第二〜第Ｎの
乗算結果をそれぞれ出力する乗算回路１９1〜１９N-1と
を備えたことを特徴とする。
【００１６】
【作用】本発明は、乗算回路１９1 〜１９N-1 が、乗算
回路１７の後段に縦続接続され、乗算回路１７の反復乗
算に同期した次周期に、それぞれ前段から与えられた乗
算結果にべき表現αN+1 で示されるビット列を乗じ、第
二〜第Ｎの乗算結果をそれぞれ出力する。すなわち、各
乗算回路の乗数を与える位数にはＮが含まれ、かつその
位数に基づく乗算結果は乗算回路１７の反復乗算に同期
した次周期に得られるので、各段の乗算回路によって算
出されるべき表現の位数はＮずつシフトし、かつ各段間
には乗算結果を示すべき表現の位数に差「１」を生じ
る。
回路１７の後段に縦続接続され、乗算回路１７の反復乗
算に同期した次周期に、それぞれ前段から与えられた乗
算結果にべき表現αN+1 で示されるビット列を乗じ、第
二〜第Ｎの乗算結果をそれぞれ出力する。すなわち、各
乗算回路の乗数を与える位数にはＮが含まれ、かつその
位数に基づく乗算結果は乗算回路１７の反復乗算に同期
した次周期に得られるので、各段の乗算回路によって算
出されるべき表現の位数はＮずつシフトし、かつ各段間
には乗算結果を示すべき表現の位数に差「１」を生じ
る。
【００１７】したがって、乗算回路１７、１９1 〜１９
N-1 は、従来例と同様に、連続した位数のべき表現にそ
れぞれ対応したビット例との積を出力する。また、乗算
手段１１1(１１2)が、縦続接続された乗算回路１７、１
９1 〜１９ N-1 から構成されるので、これらの乗算回路
の何れかに故障が発生すると、その後段に配置された乗
算回路は、前段から正規の乗算結果を得られないため
に、正常な乗算結果を出力できなくなる。
N-1 は、従来例と同様に、連続した位数のべき表現にそ
れぞれ対応したビット例との積を出力する。また、乗算
手段１１1(１１2)が、縦続接続された乗算回路１７、１
９1 〜１９ N-1 から構成されるので、これらの乗算回路
の何れかに故障が発生すると、その後段に配置された乗
算回路は、前段から正規の乗算結果を得られないため
に、正常な乗算結果を出力できなくなる。
【００１８】すなわち、最終段に配置された乗算回路１
９N-1 の出力のみの正否を監視することにより、乗算手
段１１1(１１2)を構成する乗算回路に発生した何れの故
障も検出可能となるので、故障検出手順が容易となり、
かつ復号化回路の回路規模が低減される。
９N-1 の出力のみの正否を監視することにより、乗算手
段１１1(１１2)を構成する乗算回路に発生した何れの故
障も検出可能となるので、故障検出手順が容易となり、
かつ復号化回路の回路規模が低減される。
【００１９】
【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図２は、本発明の一実施例を示す図
である。図において、図５に示すものとその構成および
機能が同じものについては、同じ参照番号を付与して表
し、ここでは、その説明を省略する。
て詳細に説明する。図２は、本発明の一実施例を示す図
である。図において、図５に示すものとその構成および
機能が同じものについては、同じ参照番号を付与して表
し、ここでは、その説明を省略する。
【００２０】本発明の特徴とする構成は、本実施例で
は、復号化回路の構成は図４に示す復号化回路４６と基
本的に同じであるが、図２に示すように、シフト演算回
路５３ 1 に代わるシフト演算回路２１1 が、乗算回路５
６11、５７11、５６21、５７21、５６31、５７31、５６
41、５７41、５６51、５７51、５６61、５７61、５
６71、５７71、５６81、５７81、５６91をこの順序に縦
続接続して構成された点にある。
は、復号化回路の構成は図４に示す復号化回路４６と基
本的に同じであるが、図２に示すように、シフト演算回
路５３ 1 に代わるシフト演算回路２１1 が、乗算回路５
６11、５７11、５６21、５７21、５６31、５７31、５６
41、５７41、５６51、５７51、５６61、５７61、５
６71、５７71、５６81、５７81、５６91をこの順序に縦
続接続して構成された点にある。
【００２１】このようなシフト演算回路２１1 では、シ
ンドロームＳ1 が初段に配置された乗算回路５６11に与
えられ、乗算回路５６11、５６21、５６31、５６41、５
６51、５６61、５６71、５６81、５６91の各出力は、シ
フト演算結果を選択保持回路５４および所定の監視回路
に与える。また、シフト演算回路５３2 に代わるシフト
演算回路２１2 の回路構成はシフト演算回路２１1 に同
じであり、その出力は検出回路２２に接続される。検出
回路２２は、選択保持回路５４に選択信号を与える。
ンドロームＳ1 が初段に配置された乗算回路５６11に与
えられ、乗算回路５６11、５６21、５６31、５６41、５
６51、５６61、５６71、５６81、５６91の各出力は、シ
フト演算結果を選択保持回路５４および所定の監視回路
に与える。また、シフト演算回路５３2 に代わるシフト
演算回路２１2 の回路構成はシフト演算回路２１1 に同
じであり、その出力は検出回路２２に接続される。検出
回路２２は、選択保持回路５４に選択信号を与える。
【００２２】なお、本実施例と図１に示すブロック図と
の対応関係については、シフト演算回路２１1 、２１2
は乗算手段１１1 、１１2 に対応し、選択保持回路５４
と検出回路２２とは除算手段１３に対応し、遅延補正回
路４８、乗算回路５０、誤り訂正パルス発生回路５１、
加算回路５２1 、５２2 は訂正手段１５に対応し、乗算
回路５６11は乗算回路１７に対応し、乗算回路（５
７11、５６21）〜（５７81、５６91）は乗算回路１９1
〜１９N-1 にそれぞれ対応する。
の対応関係については、シフト演算回路２１1 、２１2
は乗算手段１１1 、１１2 に対応し、選択保持回路５４
と検出回路２２とは除算手段１３に対応し、遅延補正回
路４８、乗算回路５０、誤り訂正パルス発生回路５１、
加算回路５２1 、５２2 は訂正手段１５に対応し、乗算
回路５６11は乗算回路１７に対応し、乗算回路（５
７11、５６21）〜（５７81、５６91）は乗算回路１９1
〜１９N-1 にそれぞれ対応する。
【００２３】図３は、本実施例回路の演算処理過程を説
明する図である。以下、図２および図３を参照して本実
施例回路の動作を説明する。シフト演算回路２１1(２１
2)の初段に配置された乗算回路５６11(５６12)は、その
初期起動直後から従来例と同様のシフト演算結果を出力
する。その後段に配置された乗算回路５６21〜５６
91（５６22〜５６92）は、上述のように縦続接続されて
いるために、図３に「Ｘ」で示されるように、一時的
に不定のシフト演算結果を出力する。しかし、このよう
な過渡状態であっても、例えば、乗算回路５６21の出力
には、乗算回路５７11の乗数である元αと乗算回路５６
21の乗数である元α9 とに基づき、乗算回路５６11の出
力に元α10を乗じたシフト演算結果が得られる。
明する図である。以下、図２および図３を参照して本実
施例回路の動作を説明する。シフト演算回路２１1(２１
2)の初段に配置された乗算回路５６11(５６12)は、その
初期起動直後から従来例と同様のシフト演算結果を出力
する。その後段に配置された乗算回路５６21〜５６
91（５６22〜５６92）は、上述のように縦続接続されて
いるために、図３に「Ｘ」で示されるように、一時的
に不定のシフト演算結果を出力する。しかし、このよう
な過渡状態であっても、例えば、乗算回路５６21の出力
には、乗算回路５７11の乗数である元αと乗算回路５６
21の乗数である元α9 とに基づき、乗算回路５６11の出
力に元α10を乗じたシフト演算結果が得られる。
【００２４】また、このように前段のシフト演算結果に
乗数となる元α10を乗じ、所定のクロックの周期に同期
して次段のシフト演算結果を算出する動作は、上述の過
渡状態およびこれに連なる定常状態においても、同様に
行われ、図３〜に示すように従来例と同様のシフト
演算結果が得られる。なお、上述の過渡期間（図３）
については、初期起動後のタイミングを計数することに
より、必要に応じて、不定のシフト演算結果（除算結
果）に基づく訂正処理あるいはその結果得られる受信デ
ータの取り込み動作を保留することも可能である。
乗数となる元α10を乗じ、所定のクロックの周期に同期
して次段のシフト演算結果を算出する動作は、上述の過
渡状態およびこれに連なる定常状態においても、同様に
行われ、図３〜に示すように従来例と同様のシフト
演算結果が得られる。なお、上述の過渡期間（図３）
については、初期起動後のタイミングを計数することに
より、必要に応じて、不定のシフト演算結果（除算結
果）に基づく訂正処理あるいはその結果得られる受信デ
ータの取り込み動作を保留することも可能である。
【００２５】また、例えば、シフト演算回路２１1 、２
１2 を構成する何れかの乗算回路に生じた縮退故障は、
上述のようにこれらの乗算回路が縦続接続されているた
めに、故障した乗算回路の後段に配置された乗算回路は
正規の乗算結果を出力することができなくなるので、最
終段の乗算回路５６91（５６92）についてその出力の正
否を監視することにより容易に検出可能となる。
１2 を構成する何れかの乗算回路に生じた縮退故障は、
上述のようにこれらの乗算回路が縦続接続されているた
めに、故障した乗算回路の後段に配置された乗算回路は
正規の乗算結果を出力することができなくなるので、最
終段の乗算回路５６91（５６92）についてその出力の正
否を監視することにより容易に検出可能となる。
【００２６】なお、本実施例は、２ビットまで誤り訂正
が可能なＢＣＨ符号の訂正処理を行う復号化回路におい
て、２つのシンドロームの除算結果Ｓ3／Ｓ1として与え
られるロケーション関数の係数を算出する除算回路に対
する本発明の適用例であるが、本発明は、例えば、３ビ
ット以上の誤り訂正が可能な系列の生成多項式に対応す
るロケーション関数についても、予め算出されたシンド
ロームの除算によりその係数を算出する場合にも、同様
に適用可能である。
が可能なＢＣＨ符号の訂正処理を行う復号化回路におい
て、２つのシンドロームの除算結果Ｓ3／Ｓ1として与え
られるロケーション関数の係数を算出する除算回路に対
する本発明の適用例であるが、本発明は、例えば、３ビ
ット以上の誤り訂正が可能な系列の生成多項式に対応す
るロケーション関数についても、予め算出されたシンド
ロームの除算によりその係数を算出する場合にも、同様
に適用可能である。
【００２７】
【発明の効果】以上説明したように本発明は、乗算回路
を多段縦続接続することにより、復号化回路においてロ
ケーション関数の係数を求める乗算手段を構成するの
で、その最終段に配置された乗算回路の出力のみを監視
することにより何れの乗算回路に生じた故障も検出する
ことが可能となる。
を多段縦続接続することにより、復号化回路においてロ
ケーション関数の係数を求める乗算手段を構成するの
で、その最終段に配置された乗算回路の出力のみを監視
することにより何れの乗算回路に生じた故障も検出する
ことが可能となる。
【００２８】したがって、従来例に比べて回路規模が低
減されて信頼性が向上し、かつ復号化回路の故障検出工
程の効率化をはかることができる。
減されて信頼性が向上し、かつ復号化回路の故障検出工
程の効率化をはかることができる。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例を示す図である。
【図３】本実施例回路の演算処理過程を説明する図であ
る。
る。
【図４】ディジタル無線通信方式の構成例を示す図であ
る。
る。
【図５】従来の復号化回路に設けられた除算回路の構成
例を示す図である。
例を示す図である。
【図６】従来のシフト演算回路の演算処理過程を説明す
る図である。
る図である。
１１1 ，１１2 乗算手段 １３ 除算手段 １５ 訂正手段 １７，１９1 〜１９N-1 ，５０ 乗算回路 ２１1 ，２１2 ，５３1 ，５３2 シフト演算回路 ２２，５５ 検出回路 ４１，４５ 搬送端局装置 ４２ 送信機 ４３ 符号器 ４４ 受信機 ４６ 復号化回路 ４７1 ，４７2 シンドローム算出回路 ４８ 遅延補正回路 ４９ 除算回路 ５１ 誤り訂正パルス発生回路 ５２1 ，５２2 加算回路 ５４ 選択保持回路 ５６11〜５６91, ５６12〜５６92乗算回路 ５７11〜５７81, ５７12〜５７82 乗算回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−158827（ＪＰ，Ａ) 特開 昭61−273019（ＪＰ，Ａ) 特開 昭58−219851（ＪＰ，Ａ) 特開 昭58−219650（ＪＰ，Ａ) 特開 昭58−219649（ＪＰ，Ａ) 特開 昭58−219647（ＪＰ，Ａ) 特開 昭54−125901（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 複数の既約多項式の積で与えられる生成
多項式で生成された巡回符号から前記既約多項式を除数
とする除算の剰余として与えられ、かつガロア体のべき
表現αI 、αJ で示される２つのシンドロームＳx 、Ｓ
y と、連続した位数の各べき表現で示されるビット列と
の積をＮ個毎に第一〜第Ｎの乗算結果として出力する乗
算手段（１１1、１１2）と、前記乗算手段(１１2)から
出力される乗算結果からべき表現α0を検出し、これに
対応して前記乗算手段(１１1)から出力される乗算結果
αI-Jを前記シンドロームの比Ｓx／Ｓyとして求め、前
記巡回符号の誤りビットの番号Ｋk に対して、 σ(Ｘ)＝(αK1Ｘ＋1)・…・(αKnＸ＋1) の式で与えられるロケーション関数の係数を与える除算
手段（１３）と、その除算結果および前記シンドローム
に基づいて前記ロケーション関数の全係数とその係数に
対応した根とを求め、その根に応じて前記ビット番号Ｋ
k で示される前記巡回符号のビットを反転させて訂正す
る訂正手段（１５）とを備えた復号化回路において、前
記乗算手段（１１1、１１2）の何れか一方には、入力さ
れたシンドロームにべき表現αN で示されるビット列を
反復して乗じ、得られた各演算結果を前記第一の乗算結
果として出力する乗算回路（１７）と、前記乗算回路
（１７）の後段に縦続接続され、かつ前段から与えられ
た乗算結果にべき表現αN+1 で示されるビット列を乗
じ、前記反復の次周期における前記第二〜第Ｎの乗算結
果をそれぞれ出力する乗算回路（１９1〜１９N-1）とを
備えたことを特徴とする復号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2348291A JP2678093B2 (ja) | 1991-02-18 | 1991-02-18 | 復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2348291A JP2678093B2 (ja) | 1991-02-18 | 1991-02-18 | 復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04262623A JPH04262623A (ja) | 1992-09-18 |
| JP2678093B2 true JP2678093B2 (ja) | 1997-11-17 |
Family
ID=12111748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2348291A Expired - Lifetime JP2678093B2 (ja) | 1991-02-18 | 1991-02-18 | 復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678093B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093447A (ja) * | 1996-09-17 | 1998-04-10 | Uniden Corp | 復号装置及び復号方法 |
-
1991
- 1991-02-18 JP JP2348291A patent/JP2678093B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04262623A (ja) | 1992-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367544A (en) | Data stream frame synchronisation | |
| US4555784A (en) | Parity and syndrome generation for error detection and correction in digital communication systems | |
| CA2015933C (en) | Data stream frame synchronisation | |
| US5805617A (en) | Apparatus for computing error correction syndromes | |
| US10812109B2 (en) | Determination and use of byte error position signals | |
| US4592054A (en) | Decoder with code error correcting function | |
| JPH0728227B2 (ja) | Ｂｃｈ符号の復号装置 | |
| US4527269A (en) | Encoder verifier | |
| CN106506011B (zh) | 电力线工频通信编码纠错方法 | |
| JP2678093B2 (ja) | 復号化回路 | |
| JPH05227041A (ja) | Ｃｒｃ演算に基づく１ビット誤り訂正回路 | |
| KR100281946B1 (ko) | 신드롬 계산 장치 | |
| JP3241851B2 (ja) | 誤り訂正復号装置 | |
| JP3812983B2 (ja) | エラー評価多項式係数計算装置 | |
| EP4216444A1 (en) | Pipelined forward error correction for vector signaling code channel | |
| JP3398560B2 (ja) | 短縮化誤り訂正復号装置 | |
| JP2599001B2 (ja) | 誤り訂正処理回路 | |
| JP3099890B2 (ja) | Ｂｃｈ符号の誤り訂正装置 | |
| JP3223513B2 (ja) | 誤り訂正復号装置 | |
| KR100212830B1 (ko) | 리드 솔로몬 복호기의 신드롬 계산장치 | |
| JP2685186B2 (ja) | 誤り訂正装置 | |
| JP2553575B2 (ja) | 誤り訂正装置 | |
| KR100212825B1 (ko) | 리드 솔로몬 복호기의 신드롬 계산장치 | |
| JP3268926B2 (ja) | 誤り訂正回路 | |
| KR100192790B1 (ko) | 리드 솔로몬 복호기에서의 에러 평가 다항식의 계수계산장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970708 |