KR950035209A - 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템 - Google Patents

수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템 Download PDF

Info

Publication number
KR950035209A
KR950035209A KR1019950012924A KR19950012924A KR950035209A KR 950035209 A KR950035209 A KR 950035209A KR 1019950012924 A KR1019950012924 A KR 1019950012924A KR 19950012924 A KR19950012924 A KR 19950012924A KR 950035209 A KR950035209 A KR 950035209A
Authority
KR
South Korea
Prior art keywords
control
individual
bus
buses
bus interface
Prior art date
Application number
KR1019950012924A
Other languages
English (en)
Inventor
마사히꼬 와타나베
야스오 모로오까
Original Assignee
가나이 쯔도무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔도무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔도무
Publication of KR950035209A publication Critical patent/KR950035209A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Abstract

[목적] 복수의 제어 연산기능에 의해 분산 처리하는 방식에 있어서, 하나의 제어 연산기능이 고장난 경우에도, 정상적인 제어 연산기능이 처리를 대신해서 하는 것으로 처리를 속행해서, 대상 시스템의 무정지 운전을 가능하게 한다.
[구성] 복수의 제어 연산기능을 갖는, 각각의 제어 연산기능은 전체의 제어 연산기능에 공통되는 1개의 공유 버스와 2개의 개별 버스를 갖고, 각각의 개별 버스에 따라 각 제어 연산기능을 직렬로 접속하는 구성으로 하는 것으로, 각각의 개별 버스는 2개의 제어 연산기능에 의해 공유되기 때문에, 대상 시스템으로의 입출력회로를 개별 버스에 접속해서 제어를 실행한다.
하나의 제어 연산기능이 고장났을 때에는 그 고장난 제어 연산기능이 갖는 개별 버스와 접속된 다른 제어 연산기능이, 개별 버스를 끼워서 입출력회로를 엑세스하는 것으로 고장난 제어 연산기능의 처리를 대신할 수 있기 때문에, 대상 시스템을 정지하지 않고 연속 운전을 가능하게 한다.

Description

수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 적용한 네트워크 시스템의 1 실시예의 구성도이다.

Claims (7)

  1. 복수의 제어 연산기능에 의해 분산해서 처리를 실행하는 시스템에 있어서, 각각의 제어 연산수단은 1개의 공유 버스 인터페이스 수단과, 제1 및 제2의 2개의 개별 인터페이스 수단을 구비하고, 상기 공유버스 인터페이스 수단은 상기 복수의 제어 연산을 공통으로 사용할 수 있는 공유 버스와 접속하고, 상기 2개의 개별 버스 인터페이스 수단중 한쪽의 제1개별 인터페이스 수단은, 다른 제어연산수단이 갖는 한쪽의 제1개별 버스 인터페이스 수단과 제1개별 버스로 결합되고, 다른 한쪽의 제2개별 버스 인터페이스 수단은 상기 제1의 개별 버스와 결합된 제어 연산수단과는 별도의 제어 연산수단의 한쪽 개별 버스 인터페이스 수단을 제2의 개별 버스에 결합하는 것으로, 상기 복수의 제어 연산수단을 복수의 개별 버스에 직렬로 접속하며, 상기 공유 버스와 함께 이중화된 버스를 구비하여 확장이 간단한 것을 특징으로 하는 수평 분산형 네트워크 시스템.
  2. 제1항에 있어서, 수평 분산형 네트워크 시스템은 상기 공유 버스에서는 상기 복수의 제어 연산수단간의 정보통신을 행하는 공유 기억수단과, 상기 복수의 제어 연산수단에 공통으로 사용된 차원을 접속하고, 상기 복수의 개별 버스에는 상기 복수의 제어 연산수단이 서로 필요한 정보의 입출력 처리를 행하는 주변 입출력 수단 혹은 하위의 제어 연산수단을 접속하는 것을 특징으로 하는 수평 분산형 네트워크 시스템.
  3. 제2항에 있어서, 수평 분산형 네트워크 시스템은, 상기 복수의 개별 버스 각각에는 상기 복수의 제어 연산수단이 연산 처리에 필요한 주변 입출력회로와 함께 기억수단 또는 정보통신 수단을 접속하고, 상기 기억수단 또는 상기 정보통신 수단에서는 상기 개별 버스로 결랍된 2개의 제어 연산수단간에서만 사용된 정보의 기억 혹은 정보통신을 행하는 것으로, 상기 복수의 제어 연산수단에 상기 공유 버스와 상기 개밸 버스에 의해 이중화된 경로에 의해 정보의 전달을 행하는 것을 특징으로 하는 수평 분산형 네트워크 시스템.
  4. 제1항에 있어서, 수평 분산형 네트워크 시스템은, 상기 공유 버스 및 상기 복수의 개별 버스로서, 병렬 통신수법 혹은 직렬 통신수법을 이용해서 실현하는 것을 특징으로 하는 수평 분산형 네트워크 시스템.
  5. 제1항에 있어서, 수평 분산형 네크워크 시스템은, 정상 동작시 상기 복수의 제어 연산수단은 각각에 구비되어 있는 제1 및 제2의 개별 버스 인터페이스 수단과 결합된 제1 및 제2의 개별 버스를 수시로 억세스 가능하게 하고, 상기 제1 및 제2의 개별 버스에 접속된 주변 입출력 수단으로 부터의 정보에 의해 제어 연산처리를 실행하는 것으로, 상기 복수의 제어 연산 수단중 1개의 제어 연산수단이 고장난 경우는, 상기 고장난 제어 연산수단이 갖는 제1 및 제2의 개별 버스 인터페이스 수단을 비동작 상태로 하는 것으로, 상기 고장난 제어 연산수단을 상기 제1 및 제2의 개별 버스에서 분리하되, 상기 고장난 제어 연산수단과 결합된 상기 제1 및 제2의 개별 버스에 결합된 별도의 2개의 제어 연산수단이, 상기 제1 및 제2의 개별 버스를 각각 점유해서 상기 주변 입출력회로를 억세스할 수 있으며 동시에 상기 고장난 제어 연산수단의 연산처리를 상기 별도의 2개의 제어 연산수단이 분담해서 처리하는 것으로, 1개의 제어 연산수단이 고장난 경우에도 제어 연산처리를 속행할 수 있는 것을 특징으로 하는 수평 분산형 네트워크 시스템.
  6. 제1항에 있어서, 수평 분산형 네트워크 시스템은, 정상 동작시, 상기 복수의 제어 연산수단의 각각이 제1 및 제2의 개별 버스 인터페이스 수단중, 어느 한쪽, 예를들면, 제1의 버스 인터페이스 수단을 동작상태로 해서, 제1의 개별 버스에 결합하고, 다른 한쪽, 예를들면 제2의 버스 인터페이스 수단은 비동작 상태로 하고 제2의 개별 버스에 결합하는 동시에, 동작 상태인 상기 제1의 개별 버스에 결합된 다른 제어 연산수단이 갖는 한쪽의 버스 인터페이스 수단은 비동작 상태로 해서, 비동작 상태인 상기 제2의 개별 버스에 결합된 다른 제어 연산수단이 갖는 버스 인터페이스 수단을 동작상태로 하는 것으로, 상기 복수의 제어 연산수단은 각각 한쪽의 개별 버스만을 점유해서 억세스하고 상기 개별 버스에 접속된 주변 입출력 수단으로 부터의 정보에 의해 제어 연산 처리를 실행하는 것으로, 상기 복수의 제어 연산수단중 1개의 제어 연산수단이 고장난 경우에는, 상기 고장난 제어 연산수단이 갖는 동작 상태의 개별 버스 인터페이스 수단을 비동작 상태로 하는 것으로, 상기 고장난 제어 연산수단을 상기 제1 및 제2의 개별 버스로부터 분리하되, 상기 고장난 제어 연산수단이 정상 동작중 억세스하고 있는 상기 개별 버스와 결합되어 있는 다른 제어 연산수단은, 정상 동작시에 있어서 비동작 상태로 되어 있는 개별 버스 인터페이스 수단을 동작상태로 하는 것으로, 상기 다른 제어 연산수단은 2개의 개별 버스를 점유해서 상기 주변 입출력회로를 액세스하되, 상기 고장난 제어연산수단의 연산 처리를 대신하는 것으로 1개의 제어 연산수단이 고장난 경우에도 제어 연산 처리를 속행할 수 있는 것을 특징으로 하는 수평 분산형 네트워크 시스템.
  7. 제1항에 있어서, 상기 제어 연산수단으로 마이크로 컴퓨터로 이용하고, 1개의 공유 버스에 복수의 마이크로 컴퓨터를 접속하되, 상기 복수의 마이크로 컴퓨터 각각은 2개의 개별 버스를 갖고, 상기 2개의 개별 버스에 의해 상기 복수의 마이크로 컴퓨터를 직렬로 접속하는 것으로, 버스의 이중화를 꾀함과 동시에 상기 복수의 마이크로 컴퓨터의 확장을 간단하게 하는 것을 특징으로 하는 멀티프로세서 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950012924A 1994-05-26 1995-05-23 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템 KR950035209A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-112442 1994-05-26
JP11244294 1994-05-26

Publications (1)

Publication Number Publication Date
KR950035209A true KR950035209A (ko) 1995-12-30

Family

ID=14586738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012924A KR950035209A (ko) 1994-05-26 1995-05-23 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템

Country Status (5)

Country Link
US (1) US5696983A (ko)
EP (1) EP0686921B1 (ko)
KR (1) KR950035209A (ko)
CN (1) CN1148215A (ko)
DE (1) DE69523509T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6981069B2 (en) * 2001-06-25 2005-12-27 International Business Machines Corp. Compressed data transmission over a plurality of transmission paths
US7269491B2 (en) * 2002-05-16 2007-09-11 General Motors Corporation Cross-checking processors for powertrain control systems using a dedicated serial data link
BR0315624A (pt) 2002-10-22 2005-08-23 Jason A Sullivan Sistema de processamento em computador personalizável robusto
WO2004038526A2 (en) * 2002-10-22 2004-05-06 Isys Technologies Non-peripherals processing control module having improved heat dissipating properties
KR101197513B1 (ko) 2002-10-22 2012-11-09 제이슨 에이. 설리반 동적 모듈식 처리 유닛을 제공하기 위한 시스템 및 방법
US7990724B2 (en) 2006-12-19 2011-08-02 Juhasz Paul R Mobile motherboard
JP6056509B2 (ja) * 2013-01-30 2017-01-11 富士通株式会社 情報処理装置および情報処理装置の制御方法
CN106154875B (zh) * 2015-05-27 2019-01-01 宁夏巨能机器人系统有限公司 一种用于关节机器人与上位机的通讯装置及其通讯方法
CN109993958B (zh) * 2019-05-08 2021-06-11 深圳市共济科技股份有限公司 一种rs485总线的数据采集系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH632365A5 (de) * 1978-01-30 1982-09-30 Patelhold Patentverwertung Datenaustauschverfahren zwischen mehreren partnern.
US4456965A (en) * 1980-10-14 1984-06-26 Texas Instruments Incorporated Data processing system having multiple buses
US4750111A (en) * 1984-08-22 1988-06-07 Crosby Jr Edward D Computer system for processing analog and digital data
US4760515A (en) * 1985-10-28 1988-07-26 International Business Machines Corporation Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis
WO1988010468A1 (en) * 1987-06-19 1988-12-29 Human Devices, Inc. Multiply-installable, multi-processor board for personal computer and workstation expansion buses
US4912633A (en) * 1988-10-24 1990-03-27 Ncr Corporation Hierarchical multiple bus computer architecture
US5280591A (en) * 1991-07-22 1994-01-18 International Business Machines, Corporation Centralized backplane bus arbiter for multiprocessor systems

Also Published As

Publication number Publication date
EP0686921A2 (en) 1995-12-13
DE69523509T2 (de) 2002-06-27
US5696983A (en) 1997-12-09
CN1148215A (zh) 1997-04-23
EP0686921B1 (en) 2001-10-31
EP0686921A3 (en) 1996-02-07
DE69523509D1 (de) 2001-12-06

Similar Documents

Publication Publication Date Title
EP1078317B1 (en) Method for switching between multiple system processors
US6209051B1 (en) Method for switching between multiple system hosts
US6112271A (en) Multiconfiguration backplane
EP0514075A2 (en) Fault tolerant processing section with dynamically reconfigurable voting
US6161197A (en) Method and system for controlling a bus with multiple system hosts
JPS636894B2 (ko)
JPS61156338A (ja) マルチプロセツサシステム
US5291605A (en) Arrangement and a method for handling interrupt requests in a data processing system in a virtual machine mode
JPH11143729A (ja) フォールトトレラントコンピュータ
KR950035209A (ko) 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템
DE3484496D1 (de) Verfahren zm betrieb eines mutiprozessor-steuerrechners, insbesondere fuer die zentralsteuereinheit eines fernsprech-vermittlungssystems.
SU615483A1 (ru) Вычислительна система
JPH0462641A (ja) マルチプロセッサシステム
JP2751941B2 (ja) 情報処理装置
JPH03111945A (ja) プログラマブル制御装置
US9606795B1 (en) Providing intelligent components access to an external interface
JPH02133851A (ja) 通信制御装置
JPH06259275A (ja) 情報処理装置
JPH1011102A (ja) 二重化方式
JPS5938863A (ja) 共有メモリのアクセス制御方式
JPH01286049A (ja) 情報処理システム
JPS61147344A (ja) 電子計算機システム
JPS63304333A (ja) 情報処理装置
JPS62243498A (ja) 主記憶装置管理方式
JPH0821012B2 (ja) ダイレクトメモリアクセスの系切替装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid