JPS5938863A - 共有メモリのアクセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、１台のグローバルメモリ（共有メモリ）を中
心に複数台の処理装置を結合するように構成されている
マルチシステムに係り、特に、複数の処理装置でプログ
ラムのデバッグを並行して行なう場合に好適な共有メモ
リの制御方法に関する。

従来のマルチシステムは、プラント制御に必要な情報を
集約したグローバルデータを中心として、複数の処理装
置で業務を分担し並列に処理するプラントデータベース
システム、業務を分割して処理するＮ台の処理装置に対
して、１台のバックアップ用処理装置を備えた高信頼化
システムの実現をねらっている。

第１図に従来のマルチシステムのハードウェア構成例を
示す。１から３は処理装置、１０は複数の処理装置間で
共有するメモリ（グローバルメモＩＪ）、２０は各処理
装置間の相互連絡用のパス機構、２１から２２は入出力
装置（ａｏ、３１）を、２３から２４はファイル装置（
４０，４１）を複数の処理装置間で共有するための制御
機構である。

複数の処理装置から命令語でアクセスできるグローバル
メモリ１０に、プラント制御情報およびシステム管理情
報を格絡する。グロー・（ルメモリ１０の障害はシステ
ムダウンとなるため、二重化構成となっている。

各処理装置は、グローバルメモリ１０と処理装置間相互
連絡用バス機構２０を使って、互いに同期をとりながら
プラント制御を遂行していく。

オンライン制御系の処理と並行に、待機予備系の処理装
置を使って、プログラムをデノ（ラグしようとする場合
、このプログラムはグローノくルメモリ内のプラント制
御情報をアクセスし、その情報を破壊してしまい、その
結果としてオンライン制御系のシステムダウンを引き起
す。

オンライン制御系をシステムダウンさせないためには、
デバッグ系をオンライン制御系から分離独立させなけれ
ばならない。

このために、グローバルメモリが二重化構成となってい
ることに注目し、一台の処理装置でプログラムのデバッ
グを行なう場合、グローノ（ルメモリの二重化を一重化
構成に変更し、片方をオンジ、イン系、他方をデバッグ
系からだけアクセスできるように制御する方法がある。

しかし、この方法では３台系以上のマルチシステムに不
適尚であるという欠点を有する。

本発明の目的は、複数の処理装置でプログラムのデバッ
グを並行に行なえ、あるいは、オンライン制御系の処理
に並行して、複数の処理装置でのデバッグを行なえるグ
ローバルメモリアクセス制御方式を提供することにある
。

ある処理装置でプログラムのデバッグを行なう場合、デ
バッグ系をオンライン系から分離独立させる。

このとき、グローバルメモリを分離し、デバッグ系とオ
ンライン系の処理装置はそれぞれ論理的には同一アドレ
スであっても、物理的には別々のデータをアクセスでき
るようにする。

ところで、グローバルメモリには、プラント制御情報、
およびシステム管理情報が格納されている。システム管
理情報に関しては、マルチシステムを維持するために、
デバッグ系とオンライン制御系とで、同一情報を共有し
なければならないので、システム管理情報エリアは分離
しない。一方プラント制御情報に関しては、デノ（ラグ
系とオンライン制御系とで相互に干渉しないように、そ
の格納エリアを全面的に分離する。

以下、本発明の一実施例を第２図に示す。この実施例は
、仮想メモリ制御におけるアドレス変換機構を利用する
ものに関する。

各処理装置毎にアドレス変換機構１０１　（２０１）を
備える。アドレス変換機構１０１　（２０１）は、仮想
メモリ１０２（２０２）上の論理アドレスを主メモリ１
０３　（２０３）上あるいはグローノ（ルメモリ１０上
の物理アドレスに変換する。

グローバルメモリ１０上にはシステム管理情報エリア１
０ｓ、プラント制御情報エリアＩＯＡが配置されている
。同様に、仮想メモリ１０２（２０２）上にもシステム
管理情報エリア１０２Ｓ（２０２８）、プラント制御情
報エリア１０２Ａ（２０２Ａ）が配置されている。

オンラインモードの場合には、各処理装置の仮想メモリ
上の１０２８　（２０２８）をグローノ（ルメモリ上の
１Ｏ８に対応づける。および１０２Ａ（２０２Ａ）をＩ
ＯＡに対応づける。このとき、グローバルメモリ１０は
共有メモリとしての機能を果たすことになる。

ここで、処理装置２の運転モードをデバッグモードに変
更したとする。

デバッグモードの場合、グローバルメモリ１０上の空エ
リアに、疑似プラント制御情報エリア１０Ｂを配置する
。そして、処理装置２の仮想メモリ２０２上のプラント
制御情報エリア２０２Ａとグローバルメモリ１０との対
応関係を、１０ＡからＩＯＢへ変更する。このとき、プ
ラント制御情報エリアは、オンライン制御系とデバッグ
系とで分離されたことになる。

第２図では、処理装置が２台の場合の実施例を示したが
、３台以上の場合も同様である。

第３図に、運転モードによる物理アドレスの切換え機構
を示す。

各処理装置にＭ　ＯＤ　Ｅレジスタ２０５を備え、当該
処理装置の運転モードを管理する。ＭＯＤＥ　　。

＝０はオンラインモード、ＭＯＤＥ＝１はデバッグモー
ドを表わす。

アドレス変換機構２０１は論理アドレス２０６を物理ア
ドレス２０７に変換する。論理アドレス２０６は複数本
の信号からなるが、これを２つに分割し、一方を論理ペ
ージアドレス２０６１、他方をページ内アドレス２０６
２と称する。論理ページアドレス２０６１を物理ページ
アドレス２０６４に変換し、物理ページアドレス２０６
４　とページ内アドレス２０６２を合せて、物理アドレ
ス２０７とする。

全ての論理ページアドレス２０６１に対応して物理ペー
ジアドレスを記憶する２つのページテーブル２０１２と
２０１４を備え、それらを格納するメモリ２０１６を有
する。および、ページテーブル２０１２の先頭アドレス
を記憶するレジスタ２０１１と、ページテーブル２０１
４の先頭アドレスを記憶するレジスタ２０１３を備える
。

ページテーブル２０１２はオンラインモード時の物理ペ
ージアドレスを記憶し、ページテーブル２０１４はデバ
ッグモード時の物理ページアドレスを記憶する。

ｆａｔの論理ページアドレス２０６１に対シて、ページ
テーブルの先頭アドレス２０６５を加えてメモリ２０１
６のアドレス２０６３とし、当該論理ページアドレスに
対応して、ページテーブル２０１２あるいは２０１４の
一方から物理ページアドレスを読み出し２０６４に出力
する。

ＭＯＤＥレジスタ２０５とページテーブル先頭アドレス
・セレクタ回路２０１５が、２つのページテーブル２０
１２．２０１４の一方を選択する。

すなわち、ＭＯＤＥレジスタ２０５がオンラインモード
の場合には、ページテーブル２０１２の先頭アドレス２
０１１を２０６５に出力し、任意の論理ページアドレス
２０６１に対応して、ページテーブル２０１２からオン
ラインモード時の物理アドレスを読み出し２０６４に出
力する。

ＭＯＤＥレジスタ２０５がデバッグモードの場合には、
ページテーブル２０１４の先頭アドレス２０１３を２０
６５に出力し、任意の論理ページアドレス２０６１に対
応して、ページテーブル２０１４からデバッグモード時
の物理アドレスを読み出し２０６４に出力する。

メモリ２０１６、レジスタ２０１１．２０１３の内容は
プログラムによシ初期設定および途中変更可能な書き換
え手段を有する。

任意の処理装置を立上げるとき、オペレータの指示に従
ってＭＯＤＥレジスタ２０５に運転モード（オンライン
あるいはデバッグモード）を設定する。および、オンラ
イン用変換情報２０１１　。

２０１２とデバッグ用変換情報２０１３．２０１４を設
定し、アドレス変換機構をイニシャライズする。

任意の処理装置をオンラインモードからデバッグモード
へ移行する場合、−担オンラインモードから停止モード
に移行し、オンライン処理を完全に停止したのちに、デ
バッグモードとして立上げる。デバッグモードからオン
ラインモードへ移行する場合も同様である。

また、２０１１．２０１２，２０１３．２０１４のアド
レス変換情報は、処理装置の障害を備え、ファイル装置
にコピーを保持しておく。

（９） 以上説明したごとく本発明によれば、仮想メモリ制御の
アドレス変換機構を利用して、簡単にグローバルメモリ
を分離し、それぞれの処理装置用の専用エリアを作シ出
すことができるので、複数の処理装置で相互に影響する
ことなくプログラムのデバッグを並行に行なえるように
なる。

またオンライン制御中に他の処理装置でプログラムのデ
バッグを行なっても、デバッグ系がオンライン制御系の
情報を破壊することがなくなるので、それが原因するシ
ステムダウン事故がなくなる。

【図面の簡単な説明】

第１図はマルチシステムのハードウェア構成図、第２図
は仮想メモリ制御のアドレス変換機構を利用したグロー
バルメモリの分離方式の説明図、第３図は運転モードに
よる物理アドレスの切換え機構ノブロック図である。 代理人　弁理士　薄田利幸 （１０） 第　１　図 第　２　図

Claims (1)

【特許請求の範囲】
1. １、複数の処理装置が共有メモリを介して結合するよう
   に構成されているマルチシステムに訃いて、それぞれの
   処理装置に、該共有メモリに対する論理アドレスを物理
   アドレスに変換するアドレス変換装置を備え、各処理装
   置が通常動作をするときには各処理装置の該アドレス変
   換装置に、各処理装置が該共有メモリの共有エリアをア
   クセスするためのアドレス変換情報を設定して訃き、あ
   る処理装置がプログラムのデバッグを行なう場合には、
   肖該処理装置とが該共有エリア以外の専用エリアをアク
   セスするたメツアドレス変換情報を描該処理装置のアド
   レス変換装置にセットすることを特徴とする共有メモリ
   のアクセス制御方式。