JPS5854444A - デ−タ・ベ−ス作業域共用制御方式 - Google Patents
デ−タ・ベ−ス作業域共用制御方式Info
- Publication number
- JPS5854444A JPS5854444A JP56153281A JP15328181A JPS5854444A JP S5854444 A JPS5854444 A JP S5854444A JP 56153281 A JP56153281 A JP 56153281A JP 15328181 A JP15328181 A JP 15328181A JP S5854444 A JPS5854444 A JP S5854444A
- Authority
- JP
- Japan
- Prior art keywords
- work area
- database
- application program
- contents
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本ＩＡｉＪＩは、データ・ベース作業域共用制御方式、
骨に、複数の応用プログラムがオンライン！Ａｌｌで走
行するデータ感層システムにおいて、複数の応用プログ
ラムに共用される作業域を用意するよう構成し、制御す
るようにしたデータｅベース作業域共用制御方弐に関す
るものである。−従来から、複数の応用プログラムが走
行するオンライン魁履のデータ＃！＆環システムにおい
て・寡、オンラインｌ＆麿のために、各応用プログラム
に対応したデータがランダムに発生することから、各応
用プログツムに対応していわば専用の作業域（データ・
バッファ）が割当てられており、轟鋏応用プ冒グツムに
対応してデータ・ベース・オープン命令が発行された際
に、蟲鋏応用プログ２ふと上記作業域とか主記憶上に展
開され、例えば端末装置からのデータをいつでも受入れ
られるようにリード命令を発行して待機するようにされ
ていた。
骨に、複数の応用プログラムがオンライン！Ａｌｌで走
行するデータ感層システムにおいて、複数の応用プログ
ラムに共用される作業域を用意するよう構成し、制御す
るようにしたデータｅベース作業域共用制御方弐に関す
るものである。−従来から、複数の応用プログラムが走
行するオンライン魁履のデータ＃！＆環システムにおい
て・寡、オンラインｌ＆麿のために、各応用プログラム
に対応したデータがランダムに発生することから、各応
用プログツムに対応していわば専用の作業域（データ・
バッファ）が割当てられており、轟鋏応用プ冒グツムに
対応してデータ・ベース・オープン命令が発行された際
に、蟲鋏応用プログ２ふと上記作業域とか主記憶上に展
開され、例えば端末装置からのデータをいつでも受入れ
られるようにリード命令を発行して待機するようにされ
ていた。
このために、４１に単一仮想記憶システムが採用されて
いるデータ島履システムにおいては、各応用グ■グツム
対応に例えば３９ＫＢＱ度の作業域を用意する必要があ
って、轟麟作業域が仮想記憶空間を圧迫する問題点があ
った。またａＷＩ応用グーグ２ムｔ−主記憶よＫｊｌ−
するスワップ・イン／アラ）Ｍ履においても、対応する
作業域なスワップ・イン／アウトする必要かあり、オー
ツ（ヘッドの増加をまねいている。
いるデータ島履システムにおいては、各応用グ■グツム
対応に例えば３９ＫＢＱ度の作業域を用意する必要があ
って、轟麟作業域が仮想記憶空間を圧迫する問題点があ
った。またａＷＩ応用グーグ２ムｔ−主記憶よＫｊｌ−
するスワップ・イン／アラ）Ｍ履においても、対応する
作業域なスワップ・イン／アウトする必要かあり、オー
ツ（ヘッドの増加をまねいている。
本発明は上記の点を解決することな目的としており、本
発明のデータ・ベース作業域共用制御方式は、データー
ベースを使用する複数個の応用プレグラ４がオンフィン
処理の下で走行するよう構成され、いずれか少な（とも
１つの応用プログツムに対応してデータ・ベース・オー
プン命令が発行された際に歯該応用プログラムが主記憶
上に展開され、当該応用プログラムによる処理実行に蟲
って主記憶上に用意された作業域を利用して処理を進め
るデータ！６理システムにおいて、上記複数の応用プロ
グ２ムによって共用される複数個の作業域を予め準備す
ると共に、幽鋏作業域中のｇ！き作業域ｔ−ｗｍする作
業域管理テーブルをもうけてなり、上記データーベース
・オープン命令の発行に対応して、該当する応用プログ
ラムと尚鋏応用プログツムか使用する上記作業域をポイ
ントするポインタを含む制御部とを上記主記憶上に展開
し、当該応用プログラムにもとづいたトランザクション
に対応したリード命令か発行された際に、上記作業域管
理テーブルの内容にもとづいて必要とする作業域か確保
されて上記ポインタと対応づけられるよう制御され、当
該トランザクションの旭履終りに対−して上記使用され
た作業域の内容が上記データーベースにストアされ、？
ＩＡ該作業域が解放されるよう制御されることを特徴と
している。
発明のデータ・ベース作業域共用制御方式は、データー
ベースを使用する複数個の応用プレグラ４がオンフィン
処理の下で走行するよう構成され、いずれか少な（とも
１つの応用プログツムに対応してデータ・ベース・オー
プン命令が発行された際に歯該応用プログラムが主記憶
上に展開され、当該応用プログラムによる処理実行に蟲
って主記憶上に用意された作業域を利用して処理を進め
るデータ！６理システムにおいて、上記複数の応用プロ
グ２ムによって共用される複数個の作業域を予め準備す
ると共に、幽鋏作業域中のｇ！き作業域ｔ−ｗｍする作
業域管理テーブルをもうけてなり、上記データーベース
・オープン命令の発行に対応して、該当する応用プログ
ラムと尚鋏応用プログツムか使用する上記作業域をポイ
ントするポインタを含む制御部とを上記主記憶上に展開
し、当該応用プログラムにもとづいたトランザクション
に対応したリード命令か発行された際に、上記作業域管
理テーブルの内容にもとづいて必要とする作業域か確保
されて上記ポインタと対応づけられるよう制御され、当
該トランザクションの旭履終りに対−して上記使用され
た作業域の内容が上記データーベースにストアされ、？
ＩＡ該作業域が解放されるよう制御されることを特徴と
している。
以下１！１ｉｎｔ参照しつつ説明する。
゛第ｉｌｌは従来の方式の一例を示し、第２図は本発明
め方式の一実施例構成を示す。
め方式の一実施例構成を示す。
＃Ｉ１図において、１はデータ処理装置であって応用プ
ログラムＡに対応する処１Ｉｔ−主記憶上の応用グーグ
ラムＡにもとづいて実行するもの、２は端末装置、３は
データ・ベース、４は主記憶、Ｓは仮想記憶、６Ａ、６
Ｂ、ｓｃ、・・・・・・株夫々仮想記憶上に展開されて
いる応用プ四グツム対応部、７ムは主記憶上Ｋｊｌｉｌ
ｌされた６用プ四グラムＡ展開部、８Ａは展開された応
用プ３グラムＡ、９ムは展開された応用グ鑓グラムＡ制
御部、ｌ０ＡＩないし１０ム４は夫々ｌ！開された応用
プ四グラムＡ用〕（ツファＳ（作業域）、１１Ａはポイ
ンタＳｔ−表わしている。
ログラムＡに対応する処１Ｉｔ−主記憶上の応用グーグ
ラムＡにもとづいて実行するもの、２は端末装置、３は
データ・ベース、４は主記憶、Ｓは仮想記憶、６Ａ、６
Ｂ、ｓｃ、・・・・・・株夫々仮想記憶上に展開されて
いる応用プ四グツム対応部、７ムは主記憶上Ｋｊｌｉｌ
ｌされた６用プ四グラムＡ展開部、８Ａは展開された応
用プ３グラムＡ、９ムは展開された応用グ鑓グラムＡ制
御部、ｌ０ＡＩないし１０ム４は夫々ｌ！開された応用
プ四グラムＡ用〕（ツファＳ（作業域）、１１Ａはポイ
ンタＳｔ−表わしている。
従来方式の場合、例えば応用プ藁グ２ムムに対応してデ
ータ・ベース・オープン（ＲＥＡＤＹ ）命令が発行・
されると、その時点で、仮想記憶５から応用グログ２ム
対応部６Ａが一括してスワップ−インされ、主記憶４上
でバッフ７部１０ＡＩないし１０Ａ４か確保されてポイ
ンタ部１１Ａによってポイントづけられる。
ータ・ベース・オープン（ＲＥＡＤＹ ）命令が発行・
されると、その時点で、仮想記憶５から応用グログ２ム
対応部６Ａが一括してスワップ−インされ、主記憶４上
でバッフ７部１０ＡＩないし１０Ａ４か確保されてポイ
ンタ部１１Ａによってポイントづけられる。
この状態でデータ処理装置ｌは、端末装置２から処理デ
ータを読込むためにリード（ＲＥＡＤ）命令を発し、デ
ータの到来を待つ。データは上記バッファ部１０ム１な
いし１０Ａ４ｉＬｌ−利用して処理され、当該バッフ７
部はデータ・ベース３の内容を用いたｌ＆塩のための作
業域として働らく。また必要に応じてデータ処理装置１
は、ライ）（ＷＲｉＴＢ）命令を発して端末装置２に対
して、処理結果を出力する゛。そして、データ処理装置
ｌは次の処理データの読込みのためにリード命令を発す
る態様に入る。このとき、データ処理装置ｌでは１トラ
ンザクション分の処理を終了し、必要に応じて応用プロ
ゲラＡＡ展開部７Ａ・工仮想記憶５上にスワップ・アウ
トされる。
ータを読込むためにリード（ＲＥＡＤ）命令を発し、デ
ータの到来を待つ。データは上記バッファ部１０ム１な
いし１０Ａ４ｉＬｌ−利用して処理され、当該バッフ７
部はデータ・ベース３の内容を用いたｌ＆塩のための作
業域として働らく。また必要に応じてデータ処理装置１
は、ライ）（ＷＲｉＴＢ）命令を発して端末装置２に対
して、処理結果を出力する゛。そして、データ処理装置
ｌは次の処理データの読込みのためにリード命令を発す
る態様に入る。このとき、データ処理装置ｌでは１トラ
ンザクション分の処理を終了し、必要に応じて応用プロ
ゲラＡＡ展開部７Ａ・工仮想記憶５上にスワップ・アウ
トされる。
従来方式の場合、上記の如き処理が繰返されるが、上述
の如（、仮想記憶Ｓ上に各応用グログツム対応にバッフ
ァ部を用意しておく必要がある。
の如（、仮想記憶Ｓ上に各応用グログツム対応にバッフ
ァ部を用意しておく必要がある。
１１２図は上記の点を解決した本発明の一実施例構成な
示し【いる。第２図においては、第１図に示すデータｌ
＆通装置１と端末装置２との関係について省略している
か、これらの関係については実質的に同一である。図中
の符号３． ４． ５． Ｉム。
示し【いる。第２図においては、第１図に示すデータｌ
＆通装置１と端末装置２との関係について省略している
か、これらの関係については実質的に同一である。図中
の符号３． ４． ５． Ｉム。
９ム、１１Ａは第１図に対応している。また１１−１な
いし１ｌ−ｆｉは夫々仮想記憶上に展開される共ムバッ
クァ部であって咎応用プａグラム人、Ｂ。
いし１ｌ−ｆｉは夫々仮想記憶上に展開される共ムバッ
クァ部であって咎応用プａグラム人、Ｂ。
Ｃ９・・・・・・に対応して共通に用意されるもの、１
２ム。
２ム。
１２Ｂｅ １２Ｃ，・・・・・・は夫々本発明におい
て仮想記憶上に展開される応用プ■グ２ム対応部であっ
て５１１１８１１に示す応用プログ２ムと制御部とのみ
よりなるもの、１３−ら １ Ｂ−ｓ、 １３− ｔ
、 １３−ｕ は夫々主記憶４上に確保された例え
ば４個の）（７７７部、１４は作業域管理テーブルであ
って）（ツファ１ｉｌｌｌ−１ないし１ｌ−Ｉｎで指示
される０個のバッファＳについ【空き収線にある）（ソ
ファ部なキューの形で管理し各バッファ部のサイズｐと
空き個数ｑとを保持するもの、１５，１６，１７゜１８
、・・・・・・はデータｅベース３上のデータ格納部を
表わしている。
て仮想記憶上に展開される応用プ■グ２ム対応部であっ
て５１１１８１１に示す応用プログ２ムと制御部とのみ
よりなるもの、１３−ら １ Ｂ−ｓ、 １３− ｔ
、 １３−ｕ は夫々主記憶４上に確保された例え
ば４個の）（７７７部、１４は作業域管理テーブルであ
って）（ツファ１ｉｌｌｌ−１ないし１ｌ−Ｉｎで指示
される０個のバッファＳについ【空き収線にある）（ソ
ファ部なキューの形で管理し各バッファ部のサイズｐと
空き個数ｑとを保持するもの、１５，１６，１７゜１８
、・・・・・・はデータｅベース３上のデータ格納部を
表わしている。
本発明の場合、仮想記憶５上において、ｎ個のバッファ
部１１−１ないし１１−ｎが各応用プログラムが共通に
利用できる領域として展開される。
部１１−１ないし１１−ｎが各応用プログラムが共通に
利用できる領域として展開される。
まり各応用プログラム対応部１２Ａ、１２Ｂ。
１２Ｃ１・・・・・・は、第１図図示の各応用プログラ
ム対応１ｉ１６Ａ、６Ｂ、６Ｃ，・・・・・・からＩ！
１ｉｊＡ頗示斜線部分のバッフ１部が取除かれているも
のと考えてよい。
ム対応１ｉ１６Ａ、６Ｂ、６Ｃ，・・・・・・からＩ！
１ｉｊＡ頗示斜線部分のバッフ１部が取除かれているも
のと考えてよい。
本発明の場合、次のように処理される。即ち、 ・１
１１ＦＩＡＫ示したと同様に例えば応用プログラムＡに
対応してデータｅベース・オープン（ＲＥＡＤＹ ）命
令か発行されると、仮想記憶５上の応用プログラムＡ対
応ｉｌｌ ２Ａが主記憶４上に展開される。
１１ＦＩＡＫ示したと同様に例えば応用プログラムＡに
対応してデータｅベース・オープン（ＲＥＡＤＹ ）命
令か発行されると、仮想記憶５上の応用プログラムＡ対
応ｉｌｌ ２Ａが主記憶４上に展開される。
次いで応用グログラムＡが第１図図示の場合とＭ様にリ
ード（ＲＦｉＡＤ ）命令を発したとき、制御１１９Ａ
においてポインタ１１′Ａのみな確保する。
ード（ＲＦｉＡＤ ）命令を発したとき、制御１１９Ａ
においてポインタ１１′Ａのみな確保する。
そし【、トランザクション処理時に、作業域管層テーブ
ル１４の内容にもとづいて、空きノくソファ部の中から
必要個数のバッファ部を確保し、主記憶４上Ｋ １３−
ｒ、 １３−ｓ、 １３−ｔ、 １ Ｂ−ｕ
を確保する。そして夫々のアドレスをポインタ１１ムに
セットして制御部９人とリンクをとるようにされる。
ル１４の内容にもとづいて、空きノくソファ部の中から
必要個数のバッファ部を確保し、主記憶４上Ｋ １３−
ｒ、 １３−ｓ、 １３−ｔ、 １ Ｂ−ｕ
を確保する。そして夫々のアドレスをポインタ１１ムに
セットして制御部９人とリンクをとるようにされる。
トツンザクシ薯ンの処理中、データ・ベース３上のデー
タ格納１１１５，１６，１７．１８・・・・・・の内容
はバッファ１ｌｌ１３−ｒないし１３−ｕ上にフェッチ
され、バッファ部１３−ｒな−”Ｌｉ２−ｕか作業域と
して使用される。この間、言うまでもなく、他の応用プ
ログラムも時分割的に走行しており、必ｌ！に応じ【バ
ッファ部１３−ｒ、 １３−１゜１３−ｔ、１３−ｕ
などがＬ凡Ｕにもとづいて仮想記憶５上に退避せし
められる場合には、仮想記憶５上の対応するバッファ部
１１−１な一％ｌ、１１−１中のいずれか１１−ｒ、
１１−ｓ、 １１−ｔ、 １１−ｕに退避される
。
タ格納１１１５，１６，１７．１８・・・・・・の内容
はバッファ１ｌｌ１３−ｒないし１３−ｕ上にフェッチ
され、バッファ部１３−ｒな−”Ｌｉ２−ｕか作業域と
して使用される。この間、言うまでもなく、他の応用プ
ログラムも時分割的に走行しており、必ｌ！に応じ【バ
ッファ部１３−ｒ、 １３−１゜１３−ｔ、１３−ｕ
などがＬ凡Ｕにもとづいて仮想記憶５上に退避せし
められる場合には、仮想記憶５上の対応するバッファ部
１１−１な一％ｌ、１１−１中のいずれか１１−ｒ、
１１−ｓ、 １１−ｔ、 １１−ｕに退避される
。
悪用プログラム人に対応する１４２７１２７１７分の旭
塩が員ｆすると、バッファ部１３−ｒないし１３−ｕの
内容のうちで変更が生じたものは、データ・づ−ス３上
のデータ・ベース格納部１５ないし１８にストアされる
。そして、主記憶４上のバッファ部１３−ｒないし１３
−１ｍは、解放され、作業域管理テーブル１４に返却さ
れる。
塩が員ｆすると、バッファ部１３−ｒないし１３−ｕの
内容のうちで変更が生じたものは、データ・づ−ス３上
のデータ・ベース格納部１５ないし１８にストアされる
。そして、主記憶４上のバッファ部１３−ｒないし１３
−１ｍは、解放され、作業域管理テーブル１４に返却さ
れる。
トランずクション開１始時に、バッファ部として必要と
する個数が正し１く確保できるようにするための処理に
ついては説明な省略するか、同時期にデータ・ベース・
オープンを行なっている応用プログツムの個数やバッフ
ァ部１１−１ないし１１−ｍＩｖｉｌ数などを予め配慮
しておくことやｇ！きバッファ部の数が所定値以下にな
った際に必要に応じて一時的に同時期にデータ・ベース
・オープンな行なう応用プログラムの数に制限を加える
などの装置をとることは任意である。
する個数が正し１く確保できるようにするための処理に
ついては説明な省略するか、同時期にデータ・ベース・
オープンを行なっている応用プログツムの個数やバッフ
ァ部１１−１ないし１１−ｍＩｖｉｌ数などを予め配慮
しておくことやｇ！きバッファ部の数が所定値以下にな
った際に必要に応じて一時的に同時期にデータ・ベース
・オープンな行なう応用プログラムの数に制限を加える
などの装置をとることは任意である。
以上１ｉｌＩ１４シた如く、本発明によれば、各応用プ
ログラムがいわはトランザクション処理な開始するＪｌ
ｌｉｌＫバッファＳ（作業域）を自己のために確保する
よ５Ｋしているので、仮想記憶５上に展開するバッファ
部としての必要容量が大幅に減少される。データ・ベー
ス・オープン時に＃ける仮想記憶から主記憶への転送量
が減少される。
ログラムがいわはトランザクション処理な開始するＪｌ
ｌｉｌＫバッファＳ（作業域）を自己のために確保する
よ５Ｋしているので、仮想記憶５上に展開するバッファ
部としての必要容量が大幅に減少される。データ・ベー
ス・オープン時に＃ける仮想記憶から主記憶への転送量
が減少される。
ちなみに、応用グログ２ム自体のサイズｖ８０ＫＢ、尚
該応用グｑグＦＡＪ＆壇のために必要と−するバッフ７
部のサイズを３０ＫＢ、全プログラム本数ｔ−１００本
、同時期にデータ・ベース・オープンな行なうグ關グツ
ムの数（動作多重ｆ）ｔ−５とすると、仮想記憶５上で
、 （８０＋３０）Ｘｉｏｏ−（３０Ｘ５＋８０Ｘ１００）
＝２８５０（ＫＢ）分な節約でき、約３５本分の応用プ
ログ２ムを追加することが可能となる。また、応用プロ
グ２ム、 のスワップ・イン／アクトについてのオー
バヘッドは、 （３０（Ｋｊ３） Ｘ ２回分のＩ１０アクセス時間）
に相蟲するものだけ減少されることとなる。
該応用グｑグＦＡＪ＆壇のために必要と−するバッフ７
部のサイズを３０ＫＢ、全プログラム本数ｔ−１００本
、同時期にデータ・ベース・オープンな行なうグ關グツ
ムの数（動作多重ｆ）ｔ−５とすると、仮想記憶５上で
、 （８０＋３０）Ｘｉｏｏ−（３０Ｘ５＋８０Ｘ１００）
＝２８５０（ＫＢ）分な節約でき、約３５本分の応用プ
ログ２ムを追加することが可能となる。また、応用プロ
グ２ム、 のスワップ・イン／アクトについてのオー
バヘッドは、 （３０（Ｋｊ３） Ｘ ２回分のＩ１０アクセス時間）
に相蟲するものだけ減少されることとなる。
４、図面の簡単なｉｇＭ 、、
第１図は従来の方式の一例な示し、＃！２図は亭発−の
方式の一実施例構成な示す。
方式の一実施例構成な示す。
図中、１はデータ処理装置、２は端末装置、３をエデー
タ・ベース、４は主記憶、５は仮想記憶、１１は仮想記
憶上に展開されたバッファ部、１２は応用グログ２ム対
応部、１３は主記憶上に展開されたバッファ部、１４ｈ
＊作業域管理テーブルを表わ丁。
タ・ベース、４は主記憶、５は仮想記憶、１１は仮想記
憶上に展開されたバッファ部、１２は応用グログ２ム対
応部、１３は主記憶上に展開されたバッファ部、１４ｈ
＊作業域管理テーブルを表わ丁。
特許出願人 富士通株式会社
代理人弁理士 森 １） 寛
Claims (1)
- データ・ベース１＊用する複数値の応用プログラムがオ
ン°ライン処濡の下で走行するよう構成され、いずれか
少なくとも１つの応用プログラムに対応してデーターベ
ース・オープン命令が発行された―に蟲鋏応用プ謬グラ
ムか主記憶上に展開され、尚皺応用グーダラムによるＩ
Ｉ＆履実行に織って主記憶上に用意された作業域ｔ−有
用して処ｍを進めるデータｍ１システムにおいて、上記
複数の応用１−グラムによって共用される複数個の作業
域を予め準備すると共に、嶋鍍作４１ＩＩ賊中の！２き
作業域を管層する作業域管１テーブルをもうけてな〜９
、上ｆｆｉデータ番ベース・オープン命令の発行に対応
して、鋏轟する応用プログラムと１ａ該応用プリグラム
が使用する上記作業域をポイントするポインタな含む制
御部とを上記主記憶上Ｋｌ開し、轟該応用り四グツムに
もとづいたトランずクシミンに対応し、たリード命令が
発行されたＩＩＫ、上記作業域管層テーブルの内容にも
とづいて必要とする作業域が確保されて上記ポインタと
対応づけられるよう制御され、尚鋏トランザクションの
島理終りに対応して上記使用された作業域の内容が上記
データ・ベースにストアされ、轟鋏作業域が解放される
よう制御されることを特徴とするデータ会ベース作業域
共用制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153281A JPS5854444A (ja) | 1981-09-28 | 1981-09-28 | デ−タ・ベ−ス作業域共用制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153281A JPS5854444A (ja) | 1981-09-28 | 1981-09-28 | デ−タ・ベ−ス作業域共用制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854444A true JPS5854444A (ja) | 1983-03-31 |
Family
ID=15559034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153281A Pending JPS5854444A (ja) | 1981-09-28 | 1981-09-28 | デ−タ・ベ−ス作業域共用制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854444A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138651A (ja) * | 1983-12-27 | 1985-07-23 | Fujitsu Ltd | バツフアメモリ |
| JPH0247608U (ja) * | 1988-09-27 | 1990-03-30 | ||
| JPH0334042A (ja) * | 1989-06-30 | 1991-02-14 | Fujitsu Ltd | 動的領域管理方式 |
-
1981
- 1981-09-28 JP JP56153281A patent/JPS5854444A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60138651A (ja) * | 1983-12-27 | 1985-07-23 | Fujitsu Ltd | バツフアメモリ |
| JPH0247608U (ja) * | 1988-09-27 | 1990-03-30 | ||
| JPH0334042A (ja) * | 1989-06-30 | 1991-02-14 | Fujitsu Ltd | 動的領域管理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1984001043A1 (en) | Method and apparatus for handling interprocessor calls in a multiprocessor system | |
| JPH0347982B2 (ja) | ||
| US3657736A (en) | Method of assembling subroutines | |
| JPS59167761A (ja) | 計算機システム | |
| JPS5854444A (ja) | デ−タ・ベ−ス作業域共用制御方式 | |
| JP3005379B2 (ja) | プログラマブルコントローラ間通信システム | |
| JPS592058B2 (ja) | 記憶装置 | |
| JP2713528B2 (ja) | 記憶装置容量の無中断拡張方法 | |
| JP2864496B2 (ja) | 多重処理計算機 | |
| JPS5816546B2 (ja) | ペ−ジ制御デ−タ処理システム制御方式 | |
| JPH0325645A (ja) | 仮想空間のスワッピング方式 | |
| JPS5897770A (ja) | ベクトル命令アクセス制御方式 | |
| JPH0816478A (ja) | ベクトルデータ処理装置 | |
| JPS5938863A (ja) | 共有メモリのアクセス制御方式 | |
| JPS58169650A (ja) | 汎用ｄａｓｄアクセス制御方式 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPS63305451A (ja) | 記憶システム | |
| JPH02293947A (ja) | 仮想記憶二重化方式 | |
| JPS63249234A (ja) | フアイル割当て方式 | |
| JPH0438550A (ja) | 拡張記憶制御方式 | |
| JPS5810223A (ja) | デ−タ処理システム | |
| JPH02259828A (ja) | ファイル併合処理方式 | |
| JPS62118438A (ja) | Ｃｐｕｉｄ切替制御方式 | |
| JPH02242331A (ja) | プログラムコード変更方式 | |
| JPH0431422B2 (ja) |