JPH0438550A - 拡張記憶制御方式 - Google Patents
拡張記憶制御方式Info
- Publication number
- JPH0438550A JPH0438550A JP14577890A JP14577890A JPH0438550A JP H0438550 A JPH0438550 A JP H0438550A JP 14577890 A JP14577890 A JP 14577890A JP 14577890 A JP14577890 A JP 14577890A JP H0438550 A JPH0438550 A JP H0438550A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- ssu
- shared
- cluster
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 36
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 101150029220 Tprg1l gene Proteins 0.000 abstract description 44
- 102100024947 Tumor protein p63-regulated gene 1-like protein Human genes 0.000 abstract description 44
- 101100150553 Caenorhabditis elegans ssu-1 gene Proteins 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 101000880790 Homo sapiens Protein SSUH2 homolog Proteins 0.000 description 1
- 102100037719 Protein SSUH2 homolog Human genes 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 複数のクラスタと結合するために用意された、複数のバ
スをもつ共用拡張記憶装置（ＳＳＵ）と、複数の中央処
理装置（ＣＰＵ）と該共用拡張記憶装置（ＳＳＵ）との
間でデータ転送制御を行う１個の共用拡張記憶転送制御
装置（ＳＳＵ ＭＯＶｆ！Ｒ）をもつ、少な（とも１つ
のクラスタとからなるシステムおける拡張記憶制御方式
に関し、 クラスタの数が少ない場合での、データ転送能力を向上
させることを目的とし、 少なくとも、１つのクラスタ内に、上記共用拡張記憶転
送制御装置（ＳＳＵ ＨＯＶＥＲ）を複数個設け、上記
共用拡張記憶装置（５ＳＯ）の上記複数のバスのうち、
空いているバスが存在している場合、該空いているバス
を、１つのクラスタ中の上記複数の共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ）に結合し、該複数のバス
に空きが無くなった場合には、該１つのクラスタ内の、
少なくとも、１つの共用拡張記憶転送制御装置（ＳＳＵ
ＭＯＶＥＲ）と共用拡張記憶装置（ＳＳＵ）とを結合
した儘として、該各クラスタ内の、１つ、又は、複数個
の共用拡張記憶転送制御装置（ＳＳＵ ）ＩＯＶＥＲ）
を用いて、各クラスタと共用拡張記憶装置（ＳＳＵ）と
の間でデータ転送を行うように構成する。又、このとき
、複数個の中央処理装置（ＣＰＵ）が、それぞれ、別の
共用拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ）を使
用する。又、１つの中央処理装置（ＣＰＵ）による１つ
のデータ転送の転送領域を複数個に分割し、それぞれの
領域を上記複数個の共用拡張記憶転送制御装置（ＳＳＵ
ＭＯＶＩ！Ｒ）に割り当てて、１つのデータ転送命令
を並列に実行するように構成する。
るための手段 作用 実施例 発明の効果 〔概要〕 複数のクラスタと結合するために用意された、複数のバ
スをもつ共用拡張記憶装置（ＳＳＵ）と、複数の中央処
理装置（ＣＰＵ）と該共用拡張記憶装置（ＳＳＵ）との
間でデータ転送制御を行う１個の共用拡張記憶転送制御
装置（ＳＳＵ ＭＯＶｆ！Ｒ）をもつ、少な（とも１つ
のクラスタとからなるシステムおける拡張記憶制御方式
に関し、 クラスタの数が少ない場合での、データ転送能力を向上
させることを目的とし、 少なくとも、１つのクラスタ内に、上記共用拡張記憶転
送制御装置（ＳＳＵ ＨＯＶＥＲ）を複数個設け、上記
共用拡張記憶装置（５ＳＯ）の上記複数のバスのうち、
空いているバスが存在している場合、該空いているバス
を、１つのクラスタ中の上記複数の共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ）に結合し、該複数のバス
に空きが無くなった場合には、該１つのクラスタ内の、
少なくとも、１つの共用拡張記憶転送制御装置（ＳＳＵ
ＭＯＶＥＲ）と共用拡張記憶装置（ＳＳＵ）とを結合
した儘として、該各クラスタ内の、１つ、又は、複数個
の共用拡張記憶転送制御装置（ＳＳＵ ）ＩＯＶＥＲ）
を用いて、各クラスタと共用拡張記憶装置（ＳＳＵ）と
の間でデータ転送を行うように構成する。又、このとき
、複数個の中央処理装置（ＣＰＵ）が、それぞれ、別の
共用拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ）を使
用する。又、１つの中央処理装置（ＣＰＵ）による１つ
のデータ転送の転送領域を複数個に分割し、それぞれの
領域を上記複数個の共用拡張記憶転送制御装置（ＳＳＵ
ＭＯＶＩ！Ｒ）に割り当てて、１つのデータ転送命令
を並列に実行するように構成する。
本発明は、複数のクラスタと結合するために用意された
、複数のバスをもつ共用拡張記憶装置（ＳＳＯ）と、複
数の中央処理装置（ＣＰＵ）と該共用拡張記憶装置（Ｓ
ＳＵ）との間でデータ転送制御を行う１個の共用拡張記
憶転送制御装置（ＳＳｔｌ ＭＯＶＥＲ）をもつ、少な
くとも１つのクラスタとからなるシステムおける拡張記
憶制御方式に関する。
、複数のバスをもつ共用拡張記憶装置（ＳＳＯ）と、複
数の中央処理装置（ＣＰＵ）と該共用拡張記憶装置（Ｓ
ＳＵ）との間でデータ転送制御を行う１個の共用拡張記
憶転送制御装置（ＳＳｔｌ ＭＯＶＥＲ）をもつ、少な
くとも１つのクラスタとからなるシステムおける拡張記
憶制御方式に関する。
従来、ページングデバイスとして、１つのクラスタに専
用に接続する拡張記憶装置（ＥＳＵ）が広く用いられて
いる。
用に接続する拡張記憶装置（ＥＳＵ）が広く用いられて
いる。
ところが、近年では高速化の要求から、該拡張記憶装置
（ＥＳＵ）を発展させて、複数のクラスタを１つの共用
拡張記憶装置（ＳＳＵ）に結合し、多クラスタを並列に
動作させて、該共用拡張記憶装置（ＳＳＵ）を介してデ
ータをやりとりする手法が盛んに研究されている。
（ＥＳＵ）を発展させて、複数のクラスタを１つの共用
拡張記憶装置（ＳＳＵ）に結合し、多クラスタを並列に
動作させて、該共用拡張記憶装置（ＳＳＵ）を介してデ
ータをやりとりする手法が盛んに研究されている。
通常、共用拡張記憶装置（ＳＳＵ）には、複数のクラス
タと結合するための、複数のバスをもち、このバスによ
りデータ転送要求命令や、データの転送を行う。
タと結合するための、複数のバスをもち、このバスによ
りデータ転送要求命令や、データの転送を行う。
又、クラスター共用拡張記憶装置（ＳＳＵ）間のデータ
転送には、中央処理装置（ＣＰＵ）がデータ転送命令を
発信し、転送を終結するまで中央処理装置（ＣＰＵ）が
、次の命令の発信を待っている転送方式と、中央処理装
置（ＣＰＩＩ）がデータ転送命令を発信した後、転送の
終結を待たずに、次の命令に進む転送方式とがある。こ
こでは、それぞれを、同期転送、非同期転送と呼ぶこと
にする。
転送には、中央処理装置（ＣＰＵ）がデータ転送命令を
発信し、転送を終結するまで中央処理装置（ＣＰＵ）が
、次の命令の発信を待っている転送方式と、中央処理装
置（ＣＰＩＩ）がデータ転送命令を発信した後、転送の
終結を待たずに、次の命令に進む転送方式とがある。こ
こでは、それぞれを、同期転送、非同期転送と呼ぶこと
にする。
一般に、共用拡張記憶装置（ＳＳＵ）に結合されるクラ
スタの数が少なくなると、該共用拡張記憶装Ｗ （ＳＳ
Ｕ）の制御ハードウェアの物量に対する、該共用拡張記
憶装置（ＳＳＵ）全体のデータ転送能力が劣化すること
から、結合されるクラスタの数が少なくなっても、デー
タ転送能力の劣化が少ない拡張記憶制御方式が必要とさ
れる。
スタの数が少なくなると、該共用拡張記憶装Ｗ （ＳＳ
Ｕ）の制御ハードウェアの物量に対する、該共用拡張記
憶装置（ＳＳＵ）全体のデータ転送能力が劣化すること
から、結合されるクラスタの数が少なくなっても、デー
タ転送能力の劣化が少ない拡張記憶制御方式が必要とさ
れる。
このとき、上記同期／非同期のデータ転送方式に応じて
、効率的にデータ転送を行うことができる拡張記憶制御
方式が要求される。
、効率的にデータ転送を行うことができる拡張記憶制御
方式が要求される。
［従来の技術と発明が解決しようとする課題〕第３図は
従来の拡張記憶制御方式を説明する図である。
従来の拡張記憶制御方式を説明する図である。
前述のように、従来から、複数のクラスタ２と結合する
ために用意された、複数のバス３をもつ共用拡張記憶装
置（ＳＳＵ） １と、複数の中央処理装置（ＣＰＵ）
２０と該共用拡張記憶装ＷＬ（ＳＳＵ） １との間でデ
ータ転送制御を行う１個の共用拡張記憶転送制御装置（
ＳＳＵ ＭＯＶｔ！Ｒ） ２１をもつ、少なくとも１つ
のクラスタ２とからなる計算機システムが知られている
。
ために用意された、複数のバス３をもつ共用拡張記憶装
置（ＳＳＵ） １と、複数の中央処理装置（ＣＰＵ）
２０と該共用拡張記憶装ＷＬ（ＳＳＵ） １との間でデ
ータ転送制御を行う１個の共用拡張記憶転送制御装置（
ＳＳＵ ＭＯＶｔ！Ｒ） ２１をもつ、少なくとも１つ
のクラスタ２とからなる計算機システムが知られている
。
通常、該共用拡張記憶装置（ＳＳＵ） １に用意されて
いる複数のバス３を接続する為のボートは、最大システ
ムを想定した数だけ用意されているが、該共用拡張記憶
装置（ＳＳＵ） １が備えるバス３の数より、クラスタ
２の数が少ないシステムの場合には、未使用のバス（実
際には、上記ボート）３が生じることになる。
いる複数のバス３を接続する為のボートは、最大システ
ムを想定した数だけ用意されているが、該共用拡張記憶
装置（ＳＳＵ） １が備えるバス３の数より、クラスタ
２の数が少ないシステムの場合には、未使用のバス（実
際には、上記ボート）３が生じることになる。
従って、従来方式においては、該共用拡張記憶装置（Ｓ
ＳＵ） １に結合されるクラスタ２の数が少なくなると
、該共用拡張記憶装置（ＳＳＵ） １０制御ハードウエ
アの物量に対する、共用拡張記憶装置（ＳＳＵ） １全
体の転送能力が劣化していた。
ＳＵ） １に結合されるクラスタ２の数が少なくなると
、該共用拡張記憶装置（ＳＳＵ） １０制御ハードウエ
アの物量に対する、共用拡張記憶装置（ＳＳＵ） １全
体の転送能力が劣化していた。
本発明は上記従来の欠点に鑑み、複数のクラスタと結合
するために用意された、複数のバスをもつ共用拡張記憶
装置（ＳＳＵ）と、複数の中央処理装置（ＣＰＵ）と該
共用拡張記憶装置（ＳＳＵ）との間でデータ転送制御を
行う１個の共用拡張記憶転送制御装置（ＳＳＵ ＭＯＶ
ＥＲ）をもつ、少なくとも１つのクラスタ２とからなる
計算機システムにおいて、クラスタの数が少ない場合で
も、転送能力が劣化することが少ない拡張記憶制御方式
を提供することを目的とするものである。
するために用意された、複数のバスをもつ共用拡張記憶
装置（ＳＳＵ）と、複数の中央処理装置（ＣＰＵ）と該
共用拡張記憶装置（ＳＳＵ）との間でデータ転送制御を
行う１個の共用拡張記憶転送制御装置（ＳＳＵ ＭＯＶ
ＥＲ）をもつ、少なくとも１つのクラスタ２とからなる
計算機システムにおいて、クラスタの数が少ない場合で
も、転送能力が劣化することが少ない拡張記憶制御方式
を提供することを目的とするものである。
第１図は、本発明の詳細な説明する図である。
上記の問題点は下記の如くに構成された拡張記憶制御方
式によって解決される。
式によって解決される。
的とする。
（１）複数のクラスタ２と結合するために用意された、
複数のバス３をもつ共用拡張記憶装置（ＳＳＵ） １と
、複数の中央処理装置（ＣＰＵ） ２０と該共用拡張記
憶装置（ＳＳＵ） １との間でデータ転送制御を行う１
個の共用拡張記憶転送制御装置ｊ（ＳＳＵ ＭＯＶＥＲ
）２１をもつ、少なくとも１つのクラスタ２とからなる
システムにおいて、 少なくとも、１つのクラスタ２内に、上記共用拡張記憶
転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１を複数個設
け、 上記共用拡張記憶装置（ＳＳＵ） １の上記複数のバス
３のうち、空いているバス３が存在している場合、該空
いているバス３を、１つのクラスタ２中の上記複数の共
用拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１
に結合し、 該複数のバス３に空きが無くなった場合には、該１つの
クラスタ２内の、少なくとも、１つの共用拡張記憶転送
制御装置（ＳＳＵ ＭＯＶＥＲ） ２１と共用拡張記憶
装置（ＳＳＵ） １ とを結合した儘として、該各クラ
スタ２内の、１つ、又は、複数個の共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ） ２１を用いて、各クラ
スタ２と共用拡張記憶装置（ＳＳＵ） １との間でデー
タ転送を行うように構成する。
複数のバス３をもつ共用拡張記憶装置（ＳＳＵ） １と
、複数の中央処理装置（ＣＰＵ） ２０と該共用拡張記
憶装置（ＳＳＵ） １との間でデータ転送制御を行う１
個の共用拡張記憶転送制御装置ｊ（ＳＳＵ ＭＯＶＥＲ
）２１をもつ、少なくとも１つのクラスタ２とからなる
システムにおいて、 少なくとも、１つのクラスタ２内に、上記共用拡張記憶
転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１を複数個設
け、 上記共用拡張記憶装置（ＳＳＵ） １の上記複数のバス
３のうち、空いているバス３が存在している場合、該空
いているバス３を、１つのクラスタ２中の上記複数の共
用拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１
に結合し、 該複数のバス３に空きが無くなった場合には、該１つの
クラスタ２内の、少なくとも、１つの共用拡張記憶転送
制御装置（ＳＳＵ ＭＯＶＥＲ） ２１と共用拡張記憶
装置（ＳＳＵ） １ とを結合した儘として、該各クラ
スタ２内の、１つ、又は、複数個の共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ） ２１を用いて、各クラ
スタ２と共用拡張記憶装置（ＳＳＵ） １との間でデー
タ転送を行うように構成する。
（２）上記計算機システムにおいて、上記共用拡張記憶
装置（ＳＳＵ） １の上記複数のバス３のうち、空いて
いるバス３が存在している場合、該空いているバス３を
、１つのクラスタ２中の上記複数の共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ） ２１に結合したクラス
タ２で、 複数個の中央処理装置ｊ（ＣＰＵ） ２０から、それぞ
れ、別の共用拡張記憶転送制御装置（ＳＳＬＩ ＭＯＶ
ＥＲ） ２１を起動し、複数個のデータ転送を行うよう
に構成する。
装置（ＳＳＵ） １の上記複数のバス３のうち、空いて
いるバス３が存在している場合、該空いているバス３を
、１つのクラスタ２中の上記複数の共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ） ２１に結合したクラス
タ２で、 複数個の中央処理装置ｊ（ＣＰＵ） ２０から、それぞ
れ、別の共用拡張記憶転送制御装置（ＳＳＬＩ ＭＯＶ
ＥＲ） ２１を起動し、複数個のデータ転送を行うよう
に構成する。
（３）上記計算機システムにおいて、上記共用拡張記憶
装置（ＳＳｔｌ） １の上記複数のバス３のうち、空い
ているバス３が存在している場合、該空いているバス３
を、１つのクラスタ２中の上記複数の共用拡張記憶転送
制御装置（ＳＳＵ ＭＯＶＥＲ） ２１に結合したクラ
スタ２で、 １つの中央処理装置（ＣＰＵ）２０からの１つのデータ
転送命令によるデータ転送の転送領域を複数に分割して
、それぞれの領域を前記複数の共用拡張記憶転送制御装
置（ＳＳＵ ？ｌ０ＶＥＲ） ２１に割当てて起動し、
１つのデータ転送命令を、該起動された複数個の共用拡
張記憶転送制御装置（ＳＳＵ ＨＯＶＥＲ） ２１で並
列に実行するように構成する。
装置（ＳＳｔｌ） １の上記複数のバス３のうち、空い
ているバス３が存在している場合、該空いているバス３
を、１つのクラスタ２中の上記複数の共用拡張記憶転送
制御装置（ＳＳＵ ＭＯＶＥＲ） ２１に結合したクラ
スタ２で、 １つの中央処理装置（ＣＰＵ）２０からの１つのデータ
転送命令によるデータ転送の転送領域を複数に分割して
、それぞれの領域を前記複数の共用拡張記憶転送制御装
置（ＳＳＵ ？ｌ０ＶＥＲ） ２１に割当てて起動し、
１つのデータ転送命令を、該起動された複数個の共用拡
張記憶転送制御装置（ＳＳＵ ＨＯＶＥＲ） ２１で並
列に実行するように構成する。
（４）上記クラスタ２と共用拡張記装置（ＳＳＵ） １
間のデータ転送方式として、各クラスタ２の中央処理装
置（ＣＰＵ） ２０がデータ転送命令を発信した後、該
データ転送が終了するまで、次の命令の発信を待つ転送
である同期転送と、中央処理装置（ＣＰＵ）２がデータ
転送命令を発信した後、該データ転送終了にかかわらず
、次の命令に移る転送である非同期転送との２種を装備
しているシステムにおいて、 中央処理装置（ＣＰＵ） ２０の発信するデータ転送命
令が、上記同期転送命令のときには、複数個の中央処理
装置（ＣＰＵ） ２０から、それぞれ、別の共用拡張記
憶転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１を起動し
て、複数個のデータ転送を行い、 中央処理装置（ＣＰＵ）２０の発信するデータ転送命令
が、上記非同期転送命令のときには、１つの中央処理装
置（ＣＰＵ） ２０からのデータ転送の転送領域を複数
に分割して、それぞれの領域を前記複数の共用拡張記憶
転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１に割当てて
起動し、１つの非同期データ転送命令を、該複数の共用
拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１を
用いて並列に実行するように構成する。
間のデータ転送方式として、各クラスタ２の中央処理装
置（ＣＰＵ） ２０がデータ転送命令を発信した後、該
データ転送が終了するまで、次の命令の発信を待つ転送
である同期転送と、中央処理装置（ＣＰＵ）２がデータ
転送命令を発信した後、該データ転送終了にかかわらず
、次の命令に移る転送である非同期転送との２種を装備
しているシステムにおいて、 中央処理装置（ＣＰＵ） ２０の発信するデータ転送命
令が、上記同期転送命令のときには、複数個の中央処理
装置（ＣＰＵ） ２０から、それぞれ、別の共用拡張記
憶転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１を起動し
て、複数個のデータ転送を行い、 中央処理装置（ＣＰＵ）２０の発信するデータ転送命令
が、上記非同期転送命令のときには、１つの中央処理装
置（ＣＰＵ） ２０からのデータ転送の転送領域を複数
に分割して、それぞれの領域を前記複数の共用拡張記憶
転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１に割当てて
起動し、１つの非同期データ転送命令を、該複数の共用
拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１を
用いて並列に実行するように構成する。
（５）上記クラスタ２と共用拡張記装置（ＳＳＵ） １
間のデータ転送を行うに際して、 該データ転送の転送長を検査し、転送長が固定長αより
長い転送命令のとき、１つの中央処理装置（ＣＰＵ）
２０からの１つのデータ転送命令によるデータ転送の転
送領域を複数に分割して、それぞれの領域を前記複数の
共用拡張記憶転送制御装置（ＳＳＵ ＭＯＶｆ’Ｒ）
２１に割当てて起動し、１つのデータ転送命令を、複数
個の共用拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ）
２１’？’並列ニ実行シ、該データ転送長が上記固定
長α以下のデータ転送命令のときには、１つの中央処理
装置（ＣＰＵ） ２０からの上記データ転送の転送領域
を複数に分割しないように構成する。
間のデータ転送を行うに際して、 該データ転送の転送長を検査し、転送長が固定長αより
長い転送命令のとき、１つの中央処理装置（ＣＰＵ）
２０からの１つのデータ転送命令によるデータ転送の転
送領域を複数に分割して、それぞれの領域を前記複数の
共用拡張記憶転送制御装置（ＳＳＵ ＭＯＶｆ’Ｒ）
２１に割当てて起動し、１つのデータ転送命令を、複数
個の共用拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ）
２１’？’並列ニ実行シ、該データ転送長が上記固定
長α以下のデータ転送命令のときには、１つの中央処理
装置（ＣＰＵ） ２０からの上記データ転送の転送領域
を複数に分割しないように構成する。
（６）上記５項のデータ転送方式において、上記固定値
αの値を可変にするように構成する。
αの値を可変にするように構成する。
（７）上記クラスタ２と共用拡張記装置（ＳＳＵ） １
間のデータ転送を行うに際して、 転送データのディスタンスが連続かどうかを検査し、デ
ィスタンスが連続のデータ転送命令のとき、 １つの中央処理装置（ＣＰＵ） ２０からの、１つのデ
ータ転送命令によるデータ転送の転送領域を複数に分割
して、それぞれの領域を前記複数の共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ） ２１に割当てて起動し
、１つのデータ転送命令を、該複数個の共用拡張記憶転
送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１で並列に実行
し、 上記転送データのディスタンスが、連続でないときは、
１つの中央処理装置（ＣＰＵ） ２０がらの上記データ
転送の転送領域を複数に分割しないように構成する。
間のデータ転送を行うに際して、 転送データのディスタンスが連続かどうかを検査し、デ
ィスタンスが連続のデータ転送命令のとき、 １つの中央処理装置（ＣＰＵ） ２０からの、１つのデ
ータ転送命令によるデータ転送の転送領域を複数に分割
して、それぞれの領域を前記複数の共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ） ２１に割当てて起動し
、１つのデータ転送命令を、該複数個の共用拡張記憶転
送制御装置（ＳＳＵ ＭＯＶＥＲ） ２１で並列に実行
し、 上記転送データのディスタンスが、連続でないときは、
１つの中央処理装置（ＣＰＵ） ２０がらの上記データ
転送の転送領域を複数に分割しないように構成する。
即ち、本発明によれば、複数のクラスタと結合するため
に用意された、複数のバスをもつ共用拡張記憶装置（Ｓ
ＳＵ）と、？Ｊ［数の中央処理装置（ＣＰＵ）と該共用
拡張記憶装置（ＳＳＵ）との間でデータ転送制御を行う
】個の共用拡張記憶転送制御装置（ｓｓυＭＯＶＥＲ）
をもつ、少なくとも１つのクラスタとからなる計算機シ
ステムにおいて、クラスタの数が共用拡張記憶装置（以
下、ＳＳ［Ｉという）が備えているバスの数より少ない
場合、第１図のクラスタＯに示すように、１つのクラス
タに、共用拡張記憶転送制御装置（以下、ＳＳＵ ＭＯ
ＶＥＲという）を複数個取付け、ＳＳＵの空いたバスを
ＳＳＵ ＭＯＶＥＨに接続する。
に用意された、複数のバスをもつ共用拡張記憶装置（Ｓ
ＳＵ）と、？Ｊ［数の中央処理装置（ＣＰＵ）と該共用
拡張記憶装置（ＳＳＵ）との間でデータ転送制御を行う
】個の共用拡張記憶転送制御装置（ｓｓυＭＯＶＥＲ）
をもつ、少なくとも１つのクラスタとからなる計算機シ
ステムにおいて、クラスタの数が共用拡張記憶装置（以
下、ＳＳ［Ｉという）が備えているバスの数より少ない
場合、第１図のクラスタＯに示すように、１つのクラス
タに、共用拡張記憶転送制御装置（以下、ＳＳＵ ＭＯ
ＶＥＲという）を複数個取付け、ＳＳＵの空いたバスを
ＳＳＵ ＭＯＶＥＨに接続する。
ここで、上記のように構成した、複数の転送路（ＳＳＵ
ＭＯＶＥＲ，バス）の制御方法として、２種を方式を
とる。
ＭＯＶＥＲ，バス）の制御方法として、２種を方式を
とる。
先ず、クラスタ内の１つの中央処理装置（以下、ＣＰＵ
という）から発信するデータ転送命令（以下、単に、転
送命令という）単位に、複数の転送路を割り当てる方法
である。
という）から発信するデータ転送命令（以下、単に、転
送命令という）単位に、複数の転送路を割り当てる方法
である。
各ＳＳＵ ＭＯＶＥＲが使用中であるかどうかのフラグ
を設け、あるＣＰＵから転送命令が発信されると、上記
フラグを検索し、未使用のＳＳＵ ＭＯＶＥＲを捜して
用いる。
を設け、あるＣＰＵから転送命令が発信されると、上記
フラグを検索し、未使用のＳＳＵ ＭＯＶＥＲを捜して
用いる。
このとき、複数のＣＰＵから重複して、転送命令が発信
された場合、１つのクラスタからＳＳＵに対して、並列
に転送されることになる。（この方式を方式■という） 従来、第３図の例に示すように、各クラスタのＣＰＵ
（０）〜（ｎ）のすべてのＣＰＵが、該クラスタ内の唯
１つのＳＳＵ Ｎ０ＶＥＲを逐次使用（起動■、起動■
）していたのに対し、上記本発明の方式■では第１図の
ように、各０２口（０） 、 （１） 、〜は空いてい
るＳＳＵ ＭＯＶＥＲＯ，１，〜を並列に使用可能（起
動■、起動■）である。
された場合、１つのクラスタからＳＳＵに対して、並列
に転送されることになる。（この方式を方式■という） 従来、第３図の例に示すように、各クラスタのＣＰＵ
（０）〜（ｎ）のすべてのＣＰＵが、該クラスタ内の唯
１つのＳＳＵ Ｎ０ＶＥＲを逐次使用（起動■、起動■
）していたのに対し、上記本発明の方式■では第１図の
ように、各０２口（０） 、 （１） 、〜は空いてい
るＳＳＵ ＭＯＶＥＲＯ，１，〜を並列に使用可能（起
動■、起動■）である。
つぎに、あるＣＰＵから発信する１つの転送命令による
転送データを分割し、各々を複数の転送路に割り当てる
方法である。
転送データを分割し、各々を複数の転送路に割り当てる
方法である。
この場合、各ＳＳＵ ＭＯＶＥＲＯ，１，〜が使用中で
あるかどうかのフラグを設け、あるＣＰＵから転送命令
が発信されると、前記フラグを検索し、未使用のＳＳＵ
Ｎ０ＶＥＲを複数個（ｉ個）捜しだす。
あるかどうかのフラグを設け、あるＣＰＵから転送命令
が発信されると、前記フラグを検索し、未使用のＳＳＵ
Ｎ０ＶＥＲを複数個（ｉ個）捜しだす。
そして、転送領域をｉ分割し、おのおのを前記未使用の
ＳＳＵ ＭＯＶＥＲＯ，１，〜に割当て、各ＳＳＵ Ｍ
ＯＶＥＲＯ，１，〜を起動する。（この方式を方式■と
いう）例えば、ＣＰＵ １から転送命令を発信したとき
、たまたまＳＳＵ ＭＯＶＥＲ０１５５１１ＭＯＶＥＲ
１が未使用であると、転送領域を２分割し、二つのＳＳ
Ｕ ＭＯＶＥＲを起動（起動■）し、１つの転送命令を
、２つのＳＳＵ ＭＯＶＥＲＯ，１を用いて、並列転送
を行うように動作させる。
ＳＳＵ ＭＯＶＥＲＯ，１，〜に割当て、各ＳＳＵ Ｍ
ＯＶＥＲＯ，１，〜を起動する。（この方式を方式■と
いう）例えば、ＣＰＵ １から転送命令を発信したとき
、たまたまＳＳＵ ＭＯＶＥＲ０１５５１１ＭＯＶＥＲ
１が未使用であると、転送領域を２分割し、二つのＳＳ
Ｕ ＭＯＶＥＲを起動（起動■）し、１つの転送命令を
、２つのＳＳＵ ＭＯＶＥＲＯ，１を用いて、並列転送
を行うように動作させる。
但し、この方式■では、１つ命令で複数の転送路を塞ぐ
ため、方式■と組み合せて用いる場合、他のＣＰＵの転
送を阻害することになる（デメリッ）Ａ）。又、転送領
域を分割するためのオーバーヘッドがあるが、方式■に
よる、転送の高速化は転送長が長い程効果がある（メリ
ッ）Ｂ）。
ため、方式■と組み合せて用いる場合、他のＣＰＵの転
送を阻害することになる（デメリッ）Ａ）。又、転送領
域を分割するためのオーバーヘッドがあるが、方式■に
よる、転送の高速化は転送長が長い程効果がある（メリ
ッ）Ｂ）。
そこで、システム全体の転送性能を考えると。
上記デメリットＡと、メリットＢとのバランスをとるこ
とが重要となる。そこで、例えば、固定値αを決め、転
送長がαより長い場合に、分割による並列転送をおこな
い、α以下の場合には通常の転送をおこなうようにする
と、システム全体の転送性能を向上できる。また、αの
値を経験的にチューニングできるよう可変にしておくと
、さらに細かに転送性能を高めることが可能である。
とが重要となる。そこで、例えば、固定値αを決め、転
送長がαより長い場合に、分割による並列転送をおこな
い、α以下の場合には通常の転送をおこなうようにする
と、システム全体の転送性能を向上できる。また、αの
値を経験的にチューニングできるよう可変にしておくと
、さらに細かに転送性能を高めることが可能である。
又、ＳＳＵ側でのデータの間隔をあける転送である、デ
ィスタンス付の転送の場合、上記のように、領域を分割
すると、各領域のＳＳＵ側の先頭アドレスを計算しなけ
ればならず、分割動作が複雑になる。
ィスタンス付の転送の場合、上記のように、領域を分割
すると、各領域のＳＳＵ側の先頭アドレスを計算しなけ
ればならず、分割動作が複雑になる。
そこで、本発明においては、ディスタンスが連続かどう
かを検査し、ディスタンスが連続でない場合は、通常の
転送をするように切り替えることで、分割が容易になる
。
かを検査し、ディスタンスが連続でない場合は、通常の
転送をするように切り替えることで、分割が容易になる
。
又、同期命令では、転送中、ｃｐｕが停止しているため
、比較的転送長の短い転送が適用され、転送長の長いも
のは、非同期転送が用いられる傾向がある。一方、非同
期転送では、転送の終結をｃｐＵに対する割込みによっ
て報告するため、複数のＳＳＵ ＭＯＶＥＲＯ，１，〜
からの終結を１つにまとめて割込みを発生させる必要が
あり、回路が複雑になる。
、比較的転送長の短い転送が適用され、転送長の長いも
のは、非同期転送が用いられる傾向がある。一方、非同
期転送では、転送の終結をｃｐＵに対する割込みによっ
て報告するため、複数のＳＳＵ ＭＯＶＥＲＯ，１，〜
からの終結を１つにまとめて割込みを発生させる必要が
あり、回路が複雑になる。
このような事情から、同期転送命令では、上記方式■を
、非同期転送命令では、上記方式■を用いるようにする
と、もっとも簡単に性能の向上が実現できる。
、非同期転送命令では、上記方式■を用いるようにする
と、もっとも簡単に性能の向上が実現できる。
又、ＳＳＵに空きのバスが無かった場合には、第１図の
クラスタ２に示したように、１つのＳＳＵ ＭＯＶＥＲ
とＳＳＵとを接続した優で、従来方式によるデータ転送
を行わせる。
クラスタ２に示したように、１つのＳＳＵ ＭＯＶＥＲ
とＳＳＵとを接続した優で、従来方式によるデータ転送
を行わせる。
このように、本発明は、複数のクラスタと結合するため
に用意された、複数のバスをもつ共用拡張記憶装置（Ｓ
ＳＵ）と、複数の中央処理装置（ＣＰＵ）と該共用拡張
記憶装置（ＳＳＵ）との間でデータ転送制御を行う１個
の共用拡張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）をも
つ、少なくとも１つのクラスタとからなるシステムおい
て、各クラスタ内に複数個の共用拡張記憶転送制御装置
（ＳＳＵ ＭＯＶＥＲ）を設けて、クラスタの数が少な
い場合、空いているバスを該複数個の共用拡張記憶転送
制御装置（ＳＳＵ ＭＯＶＥＲ）と接続することで、ク
ラスタの数が少ないシステムにおいても、共用拡張記憶
装置（ＳＳＵ）での、データ転送能力を向上させること
ができる効果がある。
に用意された、複数のバスをもつ共用拡張記憶装置（Ｓ
ＳＵ）と、複数の中央処理装置（ＣＰＵ）と該共用拡張
記憶装置（ＳＳＵ）との間でデータ転送制御を行う１個
の共用拡張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）をも
つ、少なくとも１つのクラスタとからなるシステムおい
て、各クラスタ内に複数個の共用拡張記憶転送制御装置
（ＳＳＵ ＭＯＶＥＲ）を設けて、クラスタの数が少な
い場合、空いているバスを該複数個の共用拡張記憶転送
制御装置（ＳＳＵ ＭＯＶＥＲ）と接続することで、ク
ラスタの数が少ないシステムにおいても、共用拡張記憶
装置（ＳＳＵ）での、データ転送能力を向上させること
ができる効果がある。
以下本発明の実施例を図面によって詳述する。
前述の第１図は本発明の詳細な説明する図であり、第２
図は本発明の一実施例を示した図であって、（ａ）は複
数個のＣＰＵが、それぞれ、別のＳＳＵＭＯＶＥＲを起
動する場合を示し、（ｂｌ） 、 （ｂ２）は１つのＣ
ＰＵが発信する１つの転送命令によるデータ転送の転送
領域を分割して、複数個のＳＳＵ Ｎ０ＶＥＲに割り当
てる場合を示し、（ｃ）はＳＳＵ ＭＯＶＥＲを起動す
る処理のフローの例を示している。
図は本発明の一実施例を示した図であって、（ａ）は複
数個のＣＰＵが、それぞれ、別のＳＳＵＭＯＶＥＲを起
動する場合を示し、（ｂｌ） 、 （ｂ２）は１つのＣ
ＰＵが発信する１つの転送命令によるデータ転送の転送
領域を分割して、複数個のＳＳＵ Ｎ０ＶＥＲに割り当
てる場合を示し、（ｃ）はＳＳＵ ＭＯＶＥＲを起動す
る処理のフローの例を示している。
本実施例において、ｓｓｕ ｉにバス３で接続される複
数個の各「クラスタ０，１．〜」 ２内に、複数個、例
エバ、２個ノＳＳＵ ＭＯＶＥＲＯ，１２１を設けて、
命令種別、転送データ長、ディスタンスに応じて、該ク
ラスタ２内の複数個のＣＰＵ （０）〜２０が、それぞ
れ、別々に、空きのＳＳＵ ＭＯＶＥＲ２１を選択し、
起動をかけてデータ転送を行うか、或いは、１つのＣＰ
Ｕの発信する転送命令の転送領域を複数個に分割して、
それぞれを、空きのＳＳＵ ？ｌ０ＶＥＲ２１に割当て
て、該１つの転送命令を、複数個、例えば、２個のＳＳ
Ｕ Ｎ０ＶＥＲ０，１２１で並列に実行する手段が本発
明を実施するのに必要な手段である。尚、全図を通して
同じ符号は同じ対象物を示している。
数個の各「クラスタ０，１．〜」 ２内に、複数個、例
エバ、２個ノＳＳＵ ＭＯＶＥＲＯ，１２１を設けて、
命令種別、転送データ長、ディスタンスに応じて、該ク
ラスタ２内の複数個のＣＰＵ （０）〜２０が、それぞ
れ、別々に、空きのＳＳＵ ＭＯＶＥＲ２１を選択し、
起動をかけてデータ転送を行うか、或いは、１つのＣＰ
Ｕの発信する転送命令の転送領域を複数個に分割して、
それぞれを、空きのＳＳＵ ？ｌ０ＶＥＲ２１に割当て
て、該１つの転送命令を、複数個、例えば、２個のＳＳ
Ｕ Ｎ０ＶＥＲ０，１２１で並列に実行する手段が本発
明を実施するのに必要な手段である。尚、全図を通して
同じ符号は同じ対象物を示している。
以下、第１図を参照しながら、第２図によって、本発明
の拡張記憶制御方式を説明する。
の拡張記憶制御方式を説明する。
先ず、第２図（ａ）において、前述の方式■の実施例を
説明する。
説明する。
「クラスタＯＪ２は、例えば、中央処理装置（以下、Ｃ
ＰＵという）（０）、（１） ２０の計算機と、 ｃｐ
υ（２）、（３） ２０の計算機を密結合したものであ
り、ＳＳＵ ＭＯＶＥＲ２１は２つ装備している。
ＰＵという）（０）、（１） ２０の計算機と、 ｃｐ
υ（２）、（３） ２０の計算機を密結合したものであ
り、ＳＳＵ ＭＯＶＥＲ２１は２つ装備している。
本システムでは、ＣＰＵ （０）〜２０が転送命令を発
信すると、ファームウェアと呼ばれる固定ルーチンにジ
ャンプする。該ファームウェアでは、転送の種類（リー
ド／ライト）、転送長（レングス）、ディスタンス、主
記憶装置（以下、？ｌＳＵという）２２の先頭アドレス
、ＳＳＵ １の先頭アドレス、転送量を記述した、グロ
ーバル制御語（以下、ＧＣ−という）（チャネル装置で
のチャネルコマンド語（ＣＣ−）に対応する制御語）２
２０をＭＳＵ ２２上に作成し、ＧＣＷ ２２０の先頭
アドレスを引き数として、例えば、前述の−ｙ−ｙグが
空き（７）ＳＳＵＭＯＶＥＲＯ，１２１に起動■、■の
信号を発信する。
信すると、ファームウェアと呼ばれる固定ルーチンにジ
ャンプする。該ファームウェアでは、転送の種類（リー
ド／ライト）、転送長（レングス）、ディスタンス、主
記憶装置（以下、？ｌＳＵという）２２の先頭アドレス
、ＳＳＵ １の先頭アドレス、転送量を記述した、グロ
ーバル制御語（以下、ＧＣ−という）（チャネル装置で
のチャネルコマンド語（ＣＣ−）に対応する制御語）２
２０をＭＳＵ ２２上に作成し、ＧＣＷ ２２０の先頭
アドレスを引き数として、例えば、前述の−ｙ−ｙグが
空き（７）ＳＳＵＭＯＶＥＲＯ，１２１に起動■、■の
信号を発信する。
ＳＳＵ ？１０ＶＥＲ０，１２１テは与えられたＧＣＷ
２２０を、逐次読み出し、該ＧＣＷ ２２０に設定さ
れている制御情報に基づいて、データ転送を実行する。
２２０を、逐次読み出し、該ＧＣＷ ２２０に設定さ
れている制御情報に基づいて、データ転送を実行する。
この場合、ファームウェア内の領域に各ＳＳＵ Ｎ０Ｖ
ＥＲ０，１２１が使用中かどうかを示す、とジ−フラグ
を設け、各ＳＳＵ ＭＯＶＥＲ０，１２１を起動する際
、これを°オン゛ニして、ＳＳＵ ？１ＯＶＥＲ０，１
２１の使用状況を管理する。又、該起動信号に、ＳＳＵ
ＭＯＶＥＲＯ。
ＥＲ０，１２１が使用中かどうかを示す、とジ−フラグ
を設け、各ＳＳＵ ＭＯＶＥＲ０，１２１を起動する際
、これを°オン゛ニして、ＳＳＵ ？１ＯＶＥＲ０，１
２１の使用状況を管理する。又、該起動信号に、ＳＳＵ
ＭＯＶＥＲＯ。
１２１の識別子を付加し、起動するＳＳＵ ＭＯＶＥＲ
Ｏ，１２１を指定できるようにする。
Ｏ，１２１を指定できるようにする。
このように、複数個、例えば、本実施例では２個（７）
ＣＰＵ（１）、（２） ２０が、それぞれ、別のＳＳＵ
ＭＯＶＥＲＯ，１２１を選択して、起動■、■するこ
とにより、該２ ツノｃＰＵ（１）、 （２） ２０に
おいて、並列のデータ転送を実行することができる。
ＣＰＵ（１）、（２） ２０が、それぞれ、別のＳＳＵ
ＭＯＶＥＲＯ，１２１を選択して、起動■、■するこ
とにより、該２ ツノｃＰＵ（１）、 （２） ２０に
おいて、並列のデータ転送を実行することができる。
次に、本発明の他の方式■の実施例を（ｂｌ） 、 （
ｂ２）図によって説明する。
ｂ２）図によって説明する。
先ず、（ｂｌ）図において、ＣＰＵ （１）〜２０が転
送命令を発信すると、特定の上記ファームウェアと呼ば
れる固定ルーチンにジャンプする。該ファームウェアで
は、例えば、転送長が固定値αを越えている場合とか、
ディスタンスが連続かどうかを検査し、連続でないとき
等において、（ｂ２）図に示したように、上記ＧＣＷ
２２０を複数個、例えば、２個に分割する。
送命令を発信すると、特定の上記ファームウェアと呼ば
れる固定ルーチンにジャンプする。該ファームウェアで
は、例えば、転送長が固定値αを越えている場合とか、
ディスタンスが連続かどうかを検査し、連続でないとき
等において、（ｂ２）図に示したように、上記ＧＣＷ
２２０を複数個、例えば、２個に分割する。
このとき、分割の単位としては、データが複数個、例え
ば、２個にインタリーブされているときには、該ＧＣＷ
２２０も該インクリープの単位に分割する。
ば、２個にインタリーブされているときには、該ＧＣＷ
２２０も該インクリープの単位に分割する。
該方式■での領域分割は、上記特定のファームウェア内
で、上記インタリーブされている領域を単位として、該
ＧＣＷ ２２０を分割することで実現する。
で、上記インタリーブされている領域を単位として、該
ＧＣＷ ２２０を分割することで実現する。
このようにして、該分割された２つのＧ（Ｊｏ、１２２
０を引き数として、２つの空き（７）ＳＳＵ ＭＯＶＥ
Ｒ０゜１２１を起動■することで、ＣＰＵ（１）〜２０
が発信する転送命令を、複数個、例えば、２個のＳＳＵ
ＭＯＶＥＲＯ，１２１を用いて、並列に実行すること
ができる。
０を引き数として、２つの空き（７）ＳＳＵ ＭＯＶＥ
Ｒ０゜１２１を起動■することで、ＣＰＵ（１）〜２０
が発信する転送命令を、複数個、例えば、２個のＳＳＵ
ＭＯＶＥＲＯ，１２１を用いて、並列に実行すること
ができる。
又、前述のように、ＣＰＵ （０）〜２０の発信する命
令が同期命令である場合には、比較的転送長が短い場合
が多いので、例えば、前述の方式■、即ち、該同期命令
を発信するＣＰＵ（０’）〜２０が、上記ビジーフラグ
を検索し、それぞれ、空いているＳＳＵ ＭＯＶＥＲ２
１を選択して起動■３■するようにする。
令が同期命令である場合には、比較的転送長が短い場合
が多いので、例えば、前述の方式■、即ち、該同期命令
を発信するＣＰＵ（０’）〜２０が、上記ビジーフラグ
を検索し、それぞれ、空いているＳＳＵ ＭＯＶＥＲ２
１を選択して起動■３■するようにする。
該ＣＰＵ （０）〜２０の発信する命令が非同期命令で
ある場合には、比較的転送長が長い場合が多いので、例
えば、前述の方式■、即ち、特定のファームウェアで、
転送領域に対応して、前述のＧＣＷ ２２０を分割し、
１つの非同期の転送命令が、上記ビジーフラグを検索し
て、複数個、例えば、２個のＳＳＵＭＯＶＥＲＯ，１２
１を選択、起動■し、該非同期命令を、該２ ツノｓｓ
Ｕ ＭＯＶＥＲＯ，１２１で並列に実行するように制御
する。
ある場合には、比較的転送長が長い場合が多いので、例
えば、前述の方式■、即ち、特定のファームウェアで、
転送領域に対応して、前述のＧＣＷ ２２０を分割し、
１つの非同期の転送命令が、上記ビジーフラグを検索し
て、複数個、例えば、２個のＳＳＵＭＯＶＥＲＯ，１２
１を選択、起動■し、該非同期命令を、該２ ツノｓｓ
Ｕ ＭＯＶＥＲＯ，１２１で並列に実行するように制御
する。
この場合、前述のように、それぞれのＳＳＵ ＭＯＶＥ
Ｒ０，１２１でのデータ転送の終結を認識して、ＣＰＵ
（０）〜２０に割込みによって報告する必要がある。
Ｒ０，１２１でのデータ転送の終結を認識して、ＣＰＵ
（０）〜２０に割込みによって報告する必要がある。
上記拡張記憶制御方式の一般的な動作フローの、例を（
ｃ）図に示している。
ｃ）図に示している。
即ち、転送長が、固定長αより長くて、且つ、該転送が
ディスタンス付でない、即ち、ディスタンスが°８゛で
連続しているデータの場合には、該転送領域を分割して
、１つの転送命令を複数個のＳＳＵ ＭＯＶＥＲ２１で
実行するようにするが、該転送長が、固定長αより短い
か、或いは、該転送がディスタンス付、即ち、データが
連続していない場合には、各領域のＳＳＵ ｌ側の先頭
アドレスを計算する必要があり、分割が複雑になること
から、単一のＧＣＷ ２２０を作成して、それぞれのＣ
ＰＵ （０）〜２０が、別々の空いているＳＳＵ ＭＯ
ＶＥＲ２１を選択し、上記方式■のデータ転送を行うよ
うに制御する。
ディスタンス付でない、即ち、ディスタンスが°８゛で
連続しているデータの場合には、該転送領域を分割して
、１つの転送命令を複数個のＳＳＵ ＭＯＶＥＲ２１で
実行するようにするが、該転送長が、固定長αより短い
か、或いは、該転送がディスタンス付、即ち、データが
連続していない場合には、各領域のＳＳＵ ｌ側の先頭
アドレスを計算する必要があり、分割が複雑になること
から、単一のＧＣＷ ２２０を作成して、それぞれのＣ
ＰＵ （０）〜２０が、別々の空いているＳＳＵ ＭＯ
ＶＥＲ２１を選択し、上記方式■のデータ転送を行うよ
うに制御する。
勿論、あるクラスタにおいて、複数個のＳＳＵ ＭＯＶ
ＥＲ２１を接続することができるバス３が存在しなかっ
た場合には、第１図のクラスタ２に示したように、従来
方式で、複数個のＣＰＵ （０）〜２０からのデータ転
送を、１つのＳＳＵ ＭＯＶＥＲ２１を用いて行うよう
にする。
ＥＲ２１を接続することができるバス３が存在しなかっ
た場合には、第１図のクラスタ２に示したように、従来
方式で、複数個のＣＰＵ （０）〜２０からのデータ転
送を、１つのＳＳＵ ＭＯＶＥＲ２１を用いて行うよう
にする。
このように、本発明は、複数のクラスタと結合するため
に用意された、複数のバスをもつ共用拡張記憶装置（Ｓ
ＳＵ）と、複数の中央処理装置（ＣＰＵ）と該共用拡張
記憶装置（ＳＳＵ）との間でデータ転送制御を行う１個
の共用拡張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）をも
つ、少なくとも１つのクラスタとからなるシステムにお
いて、ＳＳＵ ２にバス３で接続される複数個の各クラ
スタ１内に、複数個、例えば、２個（７）ＳＳＵ ＭＯ
ＶＥＲ２１を設けて、命令種別、転送長（レングス）、
ディスタンスに応じて、該クラスタ２内の複数個のＣＰ
Ｕ ２０が、それぞれ、別々に、空きのＳＳＵ ＭＯＶ
ＥＲ２１を選択し、起動■、■をかけてデータ転送を行
うか、或いは、１つのＣＰＵの発信する転送命令の転送
領域を複数個に分割して、それぞれを、空きのＳＳＵ
ＭＯＶＥＲ２１に割当てて起動■し、該１つの転送命令
を、複数個、例えば、２個のＳＳＵ ＭＯＶＥＲ２１で
並列に実行するようにした所に特徴がある。
に用意された、複数のバスをもつ共用拡張記憶装置（Ｓ
ＳＵ）と、複数の中央処理装置（ＣＰＵ）と該共用拡張
記憶装置（ＳＳＵ）との間でデータ転送制御を行う１個
の共用拡張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）をも
つ、少なくとも１つのクラスタとからなるシステムにお
いて、ＳＳＵ ２にバス３で接続される複数個の各クラ
スタ１内に、複数個、例えば、２個（７）ＳＳＵ ＭＯ
ＶＥＲ２１を設けて、命令種別、転送長（レングス）、
ディスタンスに応じて、該クラスタ２内の複数個のＣＰ
Ｕ ２０が、それぞれ、別々に、空きのＳＳＵ ＭＯＶ
ＥＲ２１を選択し、起動■、■をかけてデータ転送を行
うか、或いは、１つのＣＰＵの発信する転送命令の転送
領域を複数個に分割して、それぞれを、空きのＳＳＵ
ＭＯＶＥＲ２１に割当てて起動■し、該１つの転送命令
を、複数個、例えば、２個のＳＳＵ ＭＯＶＥＲ２１で
並列に実行するようにした所に特徴がある。
以上、詳細に説明したように、本発明の拡張記憶制御方
式は、複数のクラスタと結合するために用意された、複
数のバスをもつ共用拡張記憶装置（ＳＳＵ）と、複数の
中央処理装置（ＣＰＵ）と該共用拡張記憶装置ｆ （Ｓ
ＳＵ）との間でデータ転送制御を行う１個の共用拡張記
憶転送制御装置（ＳＳ［Ｉ ＭＯＶＥＲ）をもつ、少な
くとも１つのクラスタとからなるシステムおいて、少な
くとも、１つのクラスタ内に、上記共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ）を複数個設け、上記共用
拡張記憶装置（ＳＳＵ）の上記複数のバスのうち、空い
ているバスが存在している場合、該空いているバスを、
１つのクラスタ中の上記複数の共用拡張記憶転送制御装
置（ＳＳＵ ＭＯＶＥＲ）に結合し、該複数のバスに空
きが無くなった場合には、該１つのクラスタ内の、少な
くとも、１つの共用拡張記憶転送制御装置（ＳＳＵ Ｍ
ＯＶＥＲ）と共用拡張記憶装置（ＳＳＵ）とを結合した
儘として、該各クラスタ内の、１つ、又は、複数個の共
用拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ）を用い
て、各クラスタと共用拡張記憶装置（ＳＳ［Ｉ）との間
でデータ転送を行うように構成する。又、このとき、複
数個の中央処理装置（ＣＰＵ）が、それぞれ、別の共用
拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ）を使用す
る。又、１つの中央処理装置（ＣＰＵ）による１つのデ
ータ転送の転送領域を複数個に分割し、それぞれの領域
を上記複数個の共用拡張記憶転送制御装置（ＳＳＵ Ｍ
ＯＶＥＲ）に割り当てて、１つのデータ転送命令を並列
に実行するようにしたものであるので、クラスタの数が
少ないシステムにおいても、従来用いられていなかった
転送路を用いて、ＳＳＵの転送能力を高める効果を奏し
、システム全体の性能向上に寄与するところが大きいと
いう効果がある。
式は、複数のクラスタと結合するために用意された、複
数のバスをもつ共用拡張記憶装置（ＳＳＵ）と、複数の
中央処理装置（ＣＰＵ）と該共用拡張記憶装置ｆ （Ｓ
ＳＵ）との間でデータ転送制御を行う１個の共用拡張記
憶転送制御装置（ＳＳ［Ｉ ＭＯＶＥＲ）をもつ、少な
くとも１つのクラスタとからなるシステムおいて、少な
くとも、１つのクラスタ内に、上記共用拡張記憶転送制
御装置（ＳＳＵ ＭＯＶＥＲ）を複数個設け、上記共用
拡張記憶装置（ＳＳＵ）の上記複数のバスのうち、空い
ているバスが存在している場合、該空いているバスを、
１つのクラスタ中の上記複数の共用拡張記憶転送制御装
置（ＳＳＵ ＭＯＶＥＲ）に結合し、該複数のバスに空
きが無くなった場合には、該１つのクラスタ内の、少な
くとも、１つの共用拡張記憶転送制御装置（ＳＳＵ Ｍ
ＯＶＥＲ）と共用拡張記憶装置（ＳＳＵ）とを結合した
儘として、該各クラスタ内の、１つ、又は、複数個の共
用拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ）を用い
て、各クラスタと共用拡張記憶装置（ＳＳ［Ｉ）との間
でデータ転送を行うように構成する。又、このとき、複
数個の中央処理装置（ＣＰＵ）が、それぞれ、別の共用
拡張記憶転送制御装置（ＳＳＵ ＭＯＶＥＲ）を使用す
る。又、１つの中央処理装置（ＣＰＵ）による１つのデ
ータ転送の転送領域を複数個に分割し、それぞれの領域
を上記複数個の共用拡張記憶転送制御装置（ＳＳＵ Ｍ
ＯＶＥＲ）に割り当てて、１つのデータ転送命令を並列
に実行するようにしたものであるので、クラスタの数が
少ないシステムにおいても、従来用いられていなかった
転送路を用いて、ＳＳＵの転送能力を高める効果を奏し
、システム全体の性能向上に寄与するところが大きいと
いう効果がある。
第１図は本発明の詳細な説明する図。
第２図は本発明の一実施例を示した図。
第３図は従来の拡張記憶制御方式を説明する図。
である。
図面において、
１は共用拡張記憶装置（ＳＳＵ） 。
２はクラスタ（０〜ｎＬ
２０は中央処理装置（（ＣＰＵ、ＣＰＵ（０） 〜（ｎ
） ） 。 ２１は共用拡張記憶転送制御装ｆｉ （ＳＳＵ ＭＯＶ
ＥＲＯ，１）。 ３はバス。 ■〜■は起動。 をそれぞれ示す。 第 図 （その１） 第 図 （その３） 第 図 （その２） 第 図 （その４）
） ） 。 ２１は共用拡張記憶転送制御装ｆｉ （ＳＳＵ ＭＯＶ
ＥＲＯ，１）。 ３はバス。 ■〜■は起動。 をそれぞれ示す。 第 図 （その１） 第 図 （その３） 第 図 （その２） 第 図 （その４）
Claims (7)
- （１）複数のクラスタ（２）と結合するために用意され
た、複数のバス（３）をもつ共用拡張記憶装置（ＳＳＵ
）（１）と、複数の中央処理装置（ＣＰＵ）（２０）と
該共用拡張記憶装置（ＳＳＵ）（１）との間でデータ転
送制御を行う１個の共用拡張記憶転送制御装置（ＳＳＵ
ＭＯＶＥＲ）（２１）をもつ、少なくとも１つのクラス
タ（２）とからなるシステムにおいて、 少なくとも、１つのクラスタ（２）内に、上記共用拡張
記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２１）を複数
個設け、 上記共用拡張記憶装置（ＳＳＵ）（１）の上記複数のバ
ス（３）のうち、空いているバス（３）が存在している
場合、該空いているバス（３）を、１つのクラスタ（２
）中の上記複数の共用拡張記憶転送制御装置（ＳＳＵＭ
ＯＶＥＲ）（２１）に結合し、 該複数のバス（３）に空きが無くなった場合には、該１
つのクラスタ（２）内の、少なくとも、１つの共用拡張
記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２１）と共用
拡張記憶装置（ＳＳＵ）（１）とを結合した儘として、
該各クラスタ（２）内の、１つ、又は、複数個の共用拡
張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２１）を用
いて、各クラスタ（２）と共用拡張記憶装置（ＳＳＵ）
（１）との間でデータ転送を行うことを特徴とする拡張
記憶制御方式。 - （２）複数のクラスタ（２）と結合するために用意され
た、複数のバス（３）をもつ共用拡張記憶装置（ＳＳＵ
）（１）と、複数の中央処理装置（ＣＰＵ）（２０）と
該共用拡張記憶装置（ＳＳＵ）（１）との間でデータ転
送制御を行う１個の共用拡張記憶転送制御装置（ＳＳＵ
ＭＯＶＥＲ）（２１）をもつ、少なくとも１つのクラス
タ（２）とからなるシステムにおいて、 少なくとも、１つのクラスタ（２）内に、上記共用拡張
記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２１）を複数
個設け、 上記共用拡張記憶装置（ＳＳＵ）（１）の上記複数のバ
ス（３）のうち、空いているバス（３）が存在している
場合、該空いているバス（３）を、１つのクラスタ（２
）中の上記複数の共用拡張記憶転送制御装置（ＳＳＵＭ
ＯＶＥＲ）（２１）に結合したクラスタ（２）で、複数
個の中央処理装置（ＣＰＵ）（２０）から、それぞれ、
別の共用拡張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（
２１）を起動し、複数個のデータ転送を行うことを行う
ことを特徴とする拡張記憶制御方式。 - （３）複数のクラスタ（２）と結合するために用意され
た、複数のバス（３）をもつ共用拡張記憶装置（ＳＳＵ
）（１）と、複数の中央処理装置（ＣＰＵ）（２０）と
該共用拡張記憶装置（ＳＳＵ）（１）との間でデータ転
送制御を行う１個の共用拡張記憶転送制御装置（ＳＳＵ
ＭＯＶＥＲ）（２１）をもつ、少なくとも１つのクラス
タ（２）とからなるシステムにおいて、 少なくとも、１つのクラスタ（２）内に、上記共用拡張
記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２１）を複数
個設け、 上記共用拡張記憶装置（ＳＳＵ）（１）の上記複数のバ
ス（３）のうち、空いているバス（３）が存在している
場合、該空いているバス（３）を、１つのクラスタ（２
）中の上記複数の共用拡張記憶転送制御装置（ＳＳＵＭ
ＯＶＥＲ）（２１）に結合したクラスタ（２）で、１つ
の中央処理装置（ＣＰＵ）（２０）からのデータ転送の
転送領域を複数に分割して、それぞれの領域を前記複数
の共用拡張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２
１）に割当てて起動し、１つのデータ転送命令を並列に
実行することを特徴とする拡張記憶制御方式。 - （４）上記クラスタ（２）と共用拡張記装置（ＳＳＵ）
（１）間のデータ転送方式として、各クラスタ（２）の
中央処理装置（ＣＰＵ）（２０）がデータ転送命令を発
信した後、該データ転送が終了するまで、次の命令の発
信を待つ転送である同期転送と、中央処理装置（ＣＰＵ
）（２）がデータ転送命令を発信した後、該データ転送
終了にかかわらず、次の命令に移る転送である非同期転
送との２種を装備しているシステムにおいて、 中央処理装置（ＣＰＵ）（２０）の発信するデータ転送
命令が、上記同期転送命令のときには、複数個の中央処
理装置（ＣＰＵ）（２０）から、それぞれ、別の共用拡
張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２１）を起
動して、複数個のデータ転送を行い、 中央処理装置（ＣＰＵ）（２０）の発信するデータ転送
命令が、上記非同期転送命令のときには、１つの中央処
理装置（ＣＰＵ）（２０）からのデータ転送の転送領域
を複数に分割して、それぞれの領域を前記複数の共用拡
張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２１）に割
当てて起動し、１つの非同期データ転送命令を、複数個
の共用拡張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）（２
１）を用いて並列に実行することを特徴する拡張記憶制
御方式。 - （５）上記クラスタ（２）と共用拡張記装置（ＳＳＵ）
（１）間のデータ転送を行うに際して、 該データ転送の転送長を検査し、転送長が固定長αより
長い転送命令のとき、１つの中央処理装置（ＣＰＵ）（
２０）からのデータ転送の転送領域を複数に分割して、
それぞれの領域を前記複数の共用拡張記憶転送制御装置
（ＳＳＵＭＯＶＥＲ）（２１）に割当てて起動し、１つ
のデータ転送命令を並列に実行し、該データ転送長が上
記固定長α以下のデータ転送命令のときには、１つの中
央処理装置（ＣＰＵ）（２０）からのデータ転送の転送
領域を複数に分割しないことを特徴とする拡張記憶制御
方式。 - （６）請求項５のデータ転送方式において、上記固定値
αの値を可変にすることを特徴とする拡張記憶制御法式
。 - （７）上記クラスタ（２）と共用拡張記装置（ＳＳＵ）
（１）間のデータ転送を行うに際して、 転送データのディスタンスが連続かどうかを検査し、デ
ィスタンスが連続のデータ転送命令のとき、 １つの中央処理装置（ＣＰＵ）（２０）からのデータ転
送の転送領域を複数に分割して、それぞれの領域を前記
複数の共用拡張記憶転送制御装置（ＳＳＵＭＯＶＥＲ）
（２１）に割当てて起動し、１つのデータ転送命令を並
列に実行し、 上記転送データのディスタンスが、連続でないときは、
１つの中央処理装置（ＣＰＵ）（２０）からのデータ転
送の転送領域を複数に分割しないことを特徴とする拡張
記憶制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14577890A JPH0438550A (ja) | 1990-06-04 | 1990-06-04 | 拡張記憶制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14577890A JPH0438550A (ja) | 1990-06-04 | 1990-06-04 | 拡張記憶制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0438550A true JPH0438550A (ja) | 1992-02-07 |
Family
ID=15392953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14577890A Pending JPH0438550A (ja) | 1990-06-04 | 1990-06-04 | 拡張記憶制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438550A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6708259B1 (en) * | 2001-02-02 | 2004-03-16 | Cradle Technologies, Inc. | Programmable wake up of memory transfer controllers in a memory transfer engine |
| JP2012221399A (ja) * | 2011-04-13 | 2012-11-12 | Nec Corp | アクセス装置及びアクセス方法 |
-
1990
- 1990-06-04 JP JP14577890A patent/JPH0438550A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6708259B1 (en) * | 2001-02-02 | 2004-03-16 | Cradle Technologies, Inc. | Programmable wake up of memory transfer controllers in a memory transfer engine |
| JP2012221399A (ja) * | 2011-04-13 | 2012-11-12 | Nec Corp | アクセス装置及びアクセス方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503948B2 (ja) | 電子計算機システム | |
| CA1116260A (en) | Method and means for path independent device reservation and reconnection in a multi-cpu and shared device access system | |
| US5530897A (en) | System for dynamic association of a variable number of device addresses with input/output devices to allow increased concurrent requests for access to the input/output devices | |
| US5870625A (en) | Non-blocking memory write/read mechanism by combining two pending commands write and read in buffer and executing the combined command in advance of other pending command | |
| US7181571B2 (en) | System and method for storage system | |
| JP3200500B2 (ja) | ディスク装置及びディスク制御方法 | |
| JP2002117002A (ja) | 共用型ペリフェラルアーキテクチャ | |
| US4245301A (en) | Information processing system | |
| JP2005122640A (ja) | サーバシステム及びｉ／ｏスロット共有方法。 | |
| JP2000293436A (ja) | パイプラインメモリシステムにおける複数のターゲットへの複数の未解決要求のサポート | |
| JPS62119626A (ja) | 磁気デイスクの多重制御方式 | |
| JP3195489B2 (ja) | 外部記憶制御装置およびバス切り替え制御方法 | |
| JPH0438550A (ja) | 拡張記憶制御方式 | |
| JPH05173961A (ja) | データ・ブロック転送制御方法 | |
| JPH064446A (ja) | 仮想計算機システムの入出力制御方法及び装置 | |
| US5023774A (en) | Data I/O transaction method and system | |
| JPH05204760A (ja) | 仮想計算機システムの制御方式 | |
| JPH0281255A (ja) | マルチプロセッサコンピュータ複合装置 | |
| JP2755103B2 (ja) | 記憶装置のアクセス方法 | |
| JPS6314241A (ja) | メモリ拡張方式 | |
| CN117311833B (zh) | 一种存储控制方法、装置、电子设备及可读存储介质 | |
| JPS61118847A (ja) | メモリの同時アクセス制御方式 | |
| JPH10124438A (ja) | 入出力処理装置 | |
| JP2008033449A (ja) | 入出力転送装置の共有方式、入出力転送装置の共有方法、及びプログラム | |
| JPS6330951A (ja) | 通信制御処理装置におけるデ−タ転送方式 |