JP6056509B2 - 情報処理装置および情報処理装置の制御方法 - Google Patents
情報処理装置および情報処理装置の制御方法 Download PDFInfo
- Publication number
- JP6056509B2 JP6056509B2 JP2013015567A JP2013015567A JP6056509B2 JP 6056509 B2 JP6056509 B2 JP 6056509B2 JP 2013015567 A JP2013015567 A JP 2013015567A JP 2013015567 A JP2013015567 A JP 2013015567A JP 6056509 B2 JP6056509 B2 JP 6056509B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- cpu
- unit
- arithmetic processing
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
Description
Claims (9)
- それぞれ演算処理を行う複数の演算処理装置と、
それぞれデータを記憶する複数の記憶装置と、
前記複数の演算処理装置のいずれかと前記複数の記憶装置のいずれかとを、接続情報に基づいて接続してシステムを構築するスイッチ部と、
前記複数の演算処理装置をそれぞれ識別する物理情報と、前記システム内の各演算処理装置を識別する論理情報との対応付けを示す対応付け情報を記憶する記憶部と、
前記複数の演算処理装置に対応してそれぞれ設けられ、対応する演算処理装置が送信先の演算処理装置にデータを送信する場合、前記対応付け情報に基づいて、前記送信先の演算処理装置の論理情報から変換した物理情報と、前記対応する演算処理装置の物理情報とを伝送路を介して出力し、前記対応する演算処理装置が送信元の演算処理装置からデータを受信する場合、前記対応付け情報に基づいて、前記送信元の演算処理装置から前記伝送路を介して受信した前記送信元の演算処理装置の物理情報から変換した論理情報を前記対応する演算処理装置に出力する第1の制御部と、
前記システム内の演算処理装置の故障の発生に基づいて前記接続情報を変更し、前記スイッチ部を制御して、前記故障が発生した演算処理装置と記憶装置との接続を解除し、接続を解除した記憶装置と前記複数の演算処理装置に含まれる他の演算処理装置とを接続する第2の制御部と、
前記故障の発生に基づいて、前記故障した演算処理装置の物理情報に対応する論理情報を含む対応付け情報を無効にし、前記他の演算処理装置の物理情報と無効にした前記対応付け情報に含まれる論理情報とを対応付ける第3の制御部を有することを特徴とする情報処理装置。 - 前記第1の制御部は、
前記対応する演算処理装置から受けるデータと前記送信先の演算処理装置の論理情報とを分離する分離部と、
前記分離部により分離された前記送信先の演算処理装置の論理情報を物理情報に変換する変換部と、
前記変換部の変換により得られた物理情報と前記分離部により分離されたデータとを合成し、合成した情報を前記伝送路を介して出力する合成部を有すること
を特徴とする請求項1記載の情報処理装置。 - 前記分離部と前記合成部との間に直列に配置され、前記分離部により分離されたデータをクロックに同期して順次にラッチする第1ラッチおよび第2ラッチと、
前記分離部と前記変換部との間に配置され、前記分離部により分離された前記送信先の演算処理装置の論理情報を前記クロックに同期してラッチする第3ラッチと、
前記変換部と前記合成部との間に配置され、前記変換部の変換により得られた物理情報を前記クロックに同期してラッチする第4ラッチを有し、
前記変換部は、前記クロックの1サイクル内に、前記送信先の演算処理装置の論理情報を物理情報に変換すること
を特徴とする請求項2記載の情報処理装置。 - 前記第2の制御部は、前記故障の発生に基づいて、前記故障した演算処理装置と置き換える前記他の演算処理装置を未使用の演算処理装置の中から選択し、選択結果に基づいて前記接続情報を変更する選択部を有し、
前記第3の制御部は、前記選択部により変更された接続情報に基づいて、前記記憶部を書き換えること
を特徴とする請求項1ないし請求項3のいずれか1項記載の情報処理装置。 - 前記接続情報に基づいて、未使用の演算処理装置または前記故障が発生した演算処理装置の電源を遮断し、前記システム内で動作させる演算処理装置および記憶装置に電源を供給する第4の制御部を有すること
を特徴とする請求項1ないし請求項4のいずれか1項記載の情報処理装置。 - 前記記憶部は、前記複数の演算処理装置の各々に対応して、前記物理情報を格納する領域と、前記システムを識別するシステム情報を格納する領域と、システム情報により識別されるシステム毎に、前記論理情報を格納する領域を有すること
を特徴とする請求項1ないし請求項5のいずれか1項記載の情報処理装置。 - 前記システム内の演算処理装置の前記故障を検出する第1の検出部を有し、
前記第2の制御部は、前記第1の検出部による演算処理装置の故障の検出に基づいて前記接続情報を変更すること
を特徴とする請求項1ないし請求項6のいずれか1項記載の情報処理装置。 - 前記システム内の記憶装置の故障を検出する第2の検出部を有し、
前記第2の制御部は、前記第2の検出部による記憶装置の故障の検出に基づいて前記接続情報を変更し、前記スイッチ部を制御して故障した記憶装置を前記複数の記憶装置に含まれる他の記憶装置に置き換えること
を特徴とする請求項1ないし請求項7のいずれか1項記載の情報処理装置。 - それぞれ演算処理を行う複数の演算処理装置と、それぞれデータを記憶する複数の記憶装置と、前記複数の演算処理装置のいずれかと前記複数の記憶装置のいずれかとを、接続情報に基づいて接続してシステムを構築するスイッチ部と、前記複数の演算処理装置をそれぞれ識別する物理情報と、前記システム内の各演算処理装置を識別する論理情報との対応付けを示す対応付け情報を記憶する記憶部とを有する情報処理装置の接続方法において、
前記複数の演算処理装置に対応してそれぞれ設けられた第1の制御部が、対応する演算処理装置が送信先の演算処理装置にデータを送信する場合、前記対応付け情報に基づいて、前記送信先の演算処理装置の論理情報から変換した物理情報と、前記対応する演算処理装置の物理情報とを伝送路を介して出力し、
前記対応する演算処理装置が送信元の演算処理装置からデータを受信する場合、前記第1の制御部が、前記対応付け情報に基づいて、前記送信元の演算処理装置から前記伝送路を介して受信した前記送信元の演算処理装置の物理情報から変換した論理情報を前記対応する演算処理装置に出力し、
前記情報処理装置に含まれる第2の制御部が、前記システム内の演算処理装置の故障の発生に基づいて前記接続情報を変更し、前記スイッチ部を制御して、前記故障が発生した演算処理装置と記憶装置との接続を解除し、接続を解除した記憶装置と前記複数の演算処理装置に含まれる他の演算処理装置とを接続し、
前記情報処理装置に含まれる第3の制御部が、前記故障の発生に基づいて、前記故障した演算処理装置の物理情報に対応する論理情報を含む対応付け情報を無効にし、前記他の演算処理装置の物理情報と無効にした前記対応付け情報に含まれる論理情報とを対応付けることを特徴とする情報処理装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013015567A JP6056509B2 (ja) | 2013-01-30 | 2013-01-30 | 情報処理装置および情報処理装置の制御方法 |
US14/162,186 US9170896B2 (en) | 2013-01-30 | 2014-01-23 | Information processing apparatus and control method for information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013015567A JP6056509B2 (ja) | 2013-01-30 | 2013-01-30 | 情報処理装置および情報処理装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014146254A JP2014146254A (ja) | 2014-08-14 |
JP6056509B2 true JP6056509B2 (ja) | 2017-01-11 |
Family
ID=51224391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013015567A Active JP6056509B2 (ja) | 2013-01-30 | 2013-01-30 | 情報処理装置および情報処理装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9170896B2 (ja) |
JP (1) | JP6056509B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015162000A (ja) * | 2014-02-26 | 2015-09-07 | 富士通株式会社 | 情報処理装置,制御装置及びログ情報収集方法 |
JP2017107377A (ja) * | 2015-12-09 | 2017-06-15 | 株式会社リコー | 機器管理装置、機器管理システム、検証方法及びプログラム |
US10037227B2 (en) * | 2015-12-17 | 2018-07-31 | Intel Corporation | Systems, methods and devices for work placement on processor cores |
CN105808391A (zh) * | 2016-04-05 | 2016-07-27 | 浪潮电子信息产业股份有限公司 | 一种热替换cpu节点的方法及装置 |
JP6812737B2 (ja) * | 2016-10-07 | 2021-01-13 | オムロン株式会社 | 演算装置および制御装置 |
JP6897145B2 (ja) * | 2017-02-23 | 2021-06-30 | 富士通株式会社 | 情報処理装置、情報処理システム及び情報処理装置制御方法 |
WO2018198460A1 (ja) * | 2017-04-28 | 2018-11-01 | 日本電信電話株式会社 | Id空間変換システム及びその方法 |
FR3076004B1 (fr) * | 2017-12-27 | 2021-03-19 | Bull Sas | Procede de gestion de panne dans un reseau de noeuds et partie de reseau de noeuds associee |
JP2020030536A (ja) * | 2018-08-21 | 2020-02-27 | 株式会社デンソー | 電子制御装置 |
US20200285574A1 (en) * | 2018-09-26 | 2020-09-10 | Tegze P. Haraszti | Method of using a symbol transformer machine, and symbol transformer machine, for performing information storage and memory functions |
JP7268516B2 (ja) * | 2019-07-17 | 2023-05-08 | 株式会社デンソー | 電子制御装置 |
US11106529B1 (en) * | 2020-07-22 | 2021-08-31 | Dell Products L.P. | Post package repair failure memory location reporting system |
JP2022139769A (ja) * | 2021-03-12 | 2022-09-26 | 株式会社オートネットワーク技術研究所 | 車載装置、情報処理方法、及びコンピュータプログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0775001B2 (ja) * | 1987-10-05 | 1995-08-09 | 株式会社日立製作所 | 系切替方法 |
JPH01224861A (ja) * | 1988-03-03 | 1989-09-07 | Nec Corp | マルチプロセッサ制御方式 |
JPH06259275A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | 情報処理装置 |
US5696983A (en) * | 1994-05-26 | 1997-12-09 | Hitachi, Ltd. | Decentralized system connected by individual buses and bus connection method |
JP2004164455A (ja) * | 2002-11-15 | 2004-06-10 | Nec Corp | マルチベクトルプロセッサシステム及びベクトルプロセッサ |
US7275180B2 (en) | 2003-04-17 | 2007-09-25 | International Business Machines Corporation | Transparent replacement of a failing processor |
JP2008217623A (ja) * | 2007-03-07 | 2008-09-18 | Renesas Technology Corp | データプロセッサ |
JP2010049589A (ja) * | 2008-08-25 | 2010-03-04 | Kyoto Univ | 多重化実行に対してスケーラブルなパイプラインプロセッサシステム |
JP5476902B2 (ja) * | 2009-09-30 | 2014-04-23 | 富士通株式会社 | ターボ復号装置及び通信装置 |
JP5829392B2 (ja) * | 2010-09-30 | 2015-12-09 | 三菱重工業株式会社 | 制御装置および原子力発電プラント制御システム |
US8799707B2 (en) * | 2011-06-28 | 2014-08-05 | Mitsubishi Heavy Industries, Ltd. | Redundant system |
JP6227239B2 (ja) * | 2011-11-16 | 2017-11-08 | ナブテスコ株式会社 | 航空機制御装置及び航空機制御システム |
JP2014016894A (ja) * | 2012-07-10 | 2014-01-30 | Renesas Electronics Corp | 並列演算装置、並列演算装置を備えたデータ処理システム、及び、データ処理プログラム |
-
2013
- 2013-01-30 JP JP2013015567A patent/JP6056509B2/ja active Active
-
2014
- 2014-01-23 US US14/162,186 patent/US9170896B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140215264A1 (en) | 2014-07-31 |
JP2014146254A (ja) | 2014-08-14 |
US9170896B2 (en) | 2015-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6056509B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
US10339047B2 (en) | Allocating and configuring persistent memory | |
US20160378344A1 (en) | Processor and platform assisted nvdimm solution using standard dram and consolidated storage | |
US8850081B2 (en) | Method, system and apparatus for handling events for partitions in a socket with sub-socket partitioning | |
US7246269B1 (en) | Efficient memory check architecture and method | |
US8949659B2 (en) | Scheduling workloads based on detected hardware errors | |
US20090307686A1 (en) | Selective memory donation in virtual real memory environment | |
WO2013081616A1 (en) | Hardware based memory migration and resilvering | |
CN105095254B (zh) | 一种实现数据一致性的方法及装置 | |
US7194660B2 (en) | Multi-processing in a BIOS environment | |
US11656967B2 (en) | Method and apparatus for supporting persistence and computing device | |
JP2005275629A (ja) | マルチプロセッサシステム、及び、メモリアクセス方法 | |
US10157005B2 (en) | Utilization of non-volatile random access memory for information storage in response to error conditions | |
US20230004459A1 (en) | Error reporting for non-volatile memory modules | |
US8139595B2 (en) | Packet transfer in a virtual partitioned environment | |
JP5773446B2 (ja) | 記憶装置、冗長性回復方法、およびプログラム | |
US7831963B2 (en) | Method for tracing a program executed on a system comprising a plurality of processing units, and a system comprising a plurality of processing units | |
CN116483600A (zh) | 内存故障处理方法及计算机设备 | |
JP4544901B2 (ja) | 記憶制御システム及びブート制御システム | |
US20050165974A1 (en) | Computer apparatus and computer system | |
US20130262782A1 (en) | Central processing unit, method for controlling central processing unit, and information processing apparatus | |
JP2007102544A (ja) | デジタルシグナルプロセッサシステムおよびそのブート方法。 | |
KR102470888B1 (ko) | 지속성 지원 장치 및 방법, 그리고 컴퓨팅 장치 | |
DeLano | Tukwila-a quad-core Intel® Itanium® processor | |
CN112765086A (zh) | 固态存储中一种基于cache一致性的软硬件交互方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6056509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |