JPS62243498A - 主記憶装置管理方式 - Google Patents
主記憶装置管理方式Info
- Publication number
- JPS62243498A JPS62243498A JP8757586A JP8757586A JPS62243498A JP S62243498 A JPS62243498 A JP S62243498A JP 8757586 A JP8757586 A JP 8757586A JP 8757586 A JP8757586 A JP 8757586A JP S62243498 A JPS62243498 A JP S62243498A
- Authority
- JP
- Japan
- Prior art keywords
- main storage
- program
- storage device
- switch
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 claims description 6
- 238000012423 maintenance Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 101001126977 Homo sapiens Methylmalonyl-CoA mutase, mitochondrial Proteins 0.000 description 1
- 102100030979 Methylmalonyl-CoA mutase, mitochondrial Human genes 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
炎４公１
本発明は主記憶装置管理方式に関し、特に電子交換機に
おいて交換・蓄積処理を制御する中央処理装置（以下Ｃ
ＰＵと称する）の主記憶装置管理方式に関する。
おいて交換・蓄積処理を制御する中央処理装置（以下Ｃ
ＰＵと称する）の主記憶装置管理方式に関する。
従来技術
従来、電子交換機では新しいプログラムで立上げる場合
に、システムがアクト側とスタンドバイ側との２重化構
成をとって、アクト側で稼働中にスタンドバイ側に新し
いプログラムを１１−ドし、ロード完了後にプログラム
をスタンドバイ側に切換えるか、又はシステ１１が１手
化構成であれば、稼働を中断して新しいプログラムをロ
ードし、新たに立上げるかしていた。
に、システムがアクト側とスタンドバイ側との２重化構
成をとって、アクト側で稼働中にスタンドバイ側に新し
いプログラムを１１−ドし、ロード完了後にプログラム
をスタンドバイ側に切換えるか、又はシステ１１が１手
化構成であれば、稼働を中断して新しいプログラムをロ
ードし、新たに立上げるかしていた。
このような従来の方法では、２重化構成をとるとシステ
ムのハードウェアが１市化構成のハードウェアの２倍に
なるという欠点があり、稼働を中断するとサービスが中
断するという欠点があった。
ムのハードウェアが１市化構成のハードウェアの２倍に
なるという欠点があり、稼働を中断するとサービスが中
断するという欠点があった。
又、１重化構成の場合には、立上げが失敗すると再ロー
ドする時間が再び必要となる、その分だけ中断時間が増
大するという欠点があった。
ドする時間が再び必要となる、その分だけ中断時間が増
大するという欠点があった。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、システムの２重化構成をとることなく、
主記憶装置の１つのプログラムが実行中でも、外部入出
力装置からのプログラムを他の主記憶装置に格納するこ
とができる主記憶装置管理方式を提供することを目的と
する。
されたもので、システムの２重化構成をとることなく、
主記憶装置の１つのプログラムが実行中でも、外部入出
力装置からのプログラムを他の主記憶装置に格納するこ
とができる主記憶装置管理方式を提供することを目的と
する。
発明の構成
本発明にＪ：る主記憶装置管理方式は、複数の主記憶装
置を設け、前記主配憶装置のうちの１つと中央処理装置
との接続が自在にでき、かつ前記主記憶装置のうちの１
つと外部入出力装置との接続が自在にできるようにした
ことを特徴とする。
置を設け、前記主配憶装置のうちの１つと中央処理装置
との接続が自在にでき、かつ前記主記憶装置のうちの１
つと外部入出力装置との接続が自在にできるようにした
ことを特徴とする。
１１例
次に本発明の一実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。図
において、１は外部記憶装置（例えばディスク）、２は
入力装置（例えばタイプライタ）、３はＣＰＵ、４．５
はスイッチ、６．７は主記憶装＠（以下ＭＭＬＪと称す
る）、８はバスである。
において、１は外部記憶装置（例えばディスク）、２は
入力装置（例えばタイプライタ）、３はＣＰＵ、４．５
はスイッチ、６．７は主記憶装＠（以下ＭＭＬＪと称す
る）、８はバスである。
このシステムにおいて、スイッチ４がＣＰＵ３とＭＭＬ
Ｊ６とを接続し、スイッチ５が外部配憶装置１とＭＭＬ
Ｊ７とをバス８を介して接続する場合には、ＭＭＵ６は
メモリとして動作し、ＭＭＵ７は１０（入出力装置）と
して動作する。この場合、ＣＰＵ３は命令実行時にＭＭ
ＬＪ６をアクセスして命令を読出し、この命令を実行す
る。ＭＭＵ７は■０として動作するので、保守者からの
一１マントにより外部配憶装置１から新しい１１１グラ
ムがバス８を介してＭＭＵ７に転送され、ＭＭＬＪ７は
このプログラムを受信すると、指定されたアドレスにこ
のプログラムを蓄積していく。ＭＭＵ７にこのプログラ
ムがすべて転送されると、新しいプログラムのロードが
完了したことになる。
Ｊ６とを接続し、スイッチ５が外部配憶装置１とＭＭＬ
Ｊ７とをバス８を介して接続する場合には、ＭＭＵ６は
メモリとして動作し、ＭＭＵ７は１０（入出力装置）と
して動作する。この場合、ＣＰＵ３は命令実行時にＭＭ
ＬＪ６をアクセスして命令を読出し、この命令を実行す
る。ＭＭＵ７は■０として動作するので、保守者からの
一１マントにより外部配憶装置１から新しい１１１グラ
ムがバス８を介してＭＭＵ７に転送され、ＭＭＬＪ７は
このプログラムを受信すると、指定されたアドレスにこ
のプログラムを蓄積していく。ＭＭＵ７にこのプログラ
ムがすべて転送されると、新しいプログラムのロードが
完了したことになる。
新しいプログラムによるサービスの開始にあたって、ス
イッチ４．５を駆動して、スイッチ４をＭＭＵＴ側に、
スイッチ５をＭＭＵｅ側に大々切換える（スイッチ４，
５の破線側にする）。このスイッチ４．５の切換えによ
って、ＭＭＬＪ７はメモリとして動作し、ＭＭＬＪ６は
■０として動作する。以後通常の動作通りに、ＣＰＵ３
はＭＭＵ７から命令を読出して実行する。
イッチ４．５を駆動して、スイッチ４をＭＭＵＴ側に、
スイッチ５をＭＭＵｅ側に大々切換える（スイッチ４，
５の破線側にする）。このスイッチ４．５の切換えによ
って、ＭＭＬＪ７はメモリとして動作し、ＭＭＬＪ６は
■０として動作する。以後通常の動作通りに、ＣＰＵ３
はＭＭＵ７から命令を読出して実行する。
ＭＭＵ７に格納された新しいプログラムで立上げに失敗
した場合には、スイッチ４．５を駆動して切換え、ＭＭ
Ｕ６に蓄積された旧プログラムで再び立上げる。
した場合には、スイッチ４．５を駆動して切換え、ＭＭ
Ｕ６に蓄積された旧プログラムで再び立上げる。
このように、ＭＭＵ６．７を外部記憶装置１とＣＰＵ３
とに夫々自在に接続することによって、ＭＭＬＪ６のプ
ログラムを実行中に、ＭＭＵ７に新しいプログラムをバ
ス８を介して格納することができる。このことによって
、新しいプログラムをロードする場合にも、システムの
２重化構成をとらなくてもこの新しいプログラムのロー
ドを完了することができ、プログラムの旧から新への移
行が速やかに実行できる。又、ＭＭＵ７の新しいプログ
ラムでの立上げに失敗しても、もう一方のＭＭＬＪ６に
旧プログラムが格納されているため、この旧１０グラム
で速やかに立上げることができる。
とに夫々自在に接続することによって、ＭＭＬＪ６のプ
ログラムを実行中に、ＭＭＵ７に新しいプログラムをバ
ス８を介して格納することができる。このことによって
、新しいプログラムをロードする場合にも、システムの
２重化構成をとらなくてもこの新しいプログラムのロー
ドを完了することができ、プログラムの旧から新への移
行が速やかに実行できる。又、ＭＭＵ７の新しいプログ
ラムでの立上げに失敗しても、もう一方のＭＭＬＪ６に
旧プログラムが格納されているため、この旧１０グラム
で速やかに立上げることができる。
さらに、ＭＭＬＪ６．７に夫々同一プログラムを格納し
ておけばメモリの２重化としても使用することができる
。
ておけばメモリの２重化としても使用することができる
。
発明の詳細
な説明したように本発明によれば、複数のＭＭＵのうち
の１つに外部入出力装置とＣＰＵとを夫々自在に接続す
ることによって、システムの２重化構成をとることなく
ＭＭＬＪのうちの１つのプログラムを実行中に、他のＭ
ＭＵに外部入出自装置からの１０グラムを格納すること
ができる主記憶装置管理方式を提供することができると
いう効果がある。
の１つに外部入出力装置とＣＰＵとを夫々自在に接続す
ることによって、システムの２重化構成をとることなく
ＭＭＬＪのうちの１つのプログラムを実行中に、他のＭ
ＭＵに外部入出自装置からの１０グラムを格納すること
ができる主記憶装置管理方式を提供することができると
いう効果がある。
第１図は本発明の一実施例を示すブロック図である。
主要部分の符号の説明
１・・・・・・外部記憶装置
３・・・・・・中央処理装！！（ＣＰＵ）４．５・・・
・・・スイッチ
・・・スイッチ
Claims (1)
- 複数の主記憶装置を設け、前記主記憶装置のうちの１つ
と中央処理装置との接続が自在にでき、かつ前記主記憶
装置のうちの１つと外部入出力装置との接続が自在にで
きるようにしたことを特徴とする主記憶装置管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8757586A JPS62243498A (ja) | 1986-04-16 | 1986-04-16 | 主記憶装置管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8757586A JPS62243498A (ja) | 1986-04-16 | 1986-04-16 | 主記憶装置管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243498A true JPS62243498A (ja) | 1987-10-23 |
Family
ID=13918799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8757586A Pending JPS62243498A (ja) | 1986-04-16 | 1986-04-16 | 主記憶装置管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243498A (ja) |
-
1986
- 1986-04-16 JP JP8757586A patent/JPS62243498A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08161279A (ja) | マルチプロセッサシステム | |
| JP2001022599A (ja) | フォールトトレラント・システム，フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体 | |
| JP2004046507A (ja) | 情報処理装置 | |
| KR950035209A (ko) | 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템 | |
| JPS62243498A (ja) | 主記憶装置管理方式 | |
| JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
| JPH09160773A (ja) | マルチプロセッサシステムのマイクロプログラム交換方法 | |
| JPH09288590A (ja) | 仮想計算機システム | |
| JP2580061B2 (ja) | サーバ型プログラムの活性保守処理方法 | |
| JPH11175108A (ja) | 二重化コンピュータ装置 | |
| JPH08331247A (ja) | 交換機の重度障害時の再開制御方式 | |
| JP2003022190A (ja) | 計算機システムのマルチブート方法、および、マルチブートプログラム | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JP2658683B2 (ja) | 相互スタンバイシステムにおけるシステムストール監視制御方式 | |
| JPH10116262A (ja) | 並列計算機、プロセッサ要素ネットワーク、および並列計算機用プログラムを記録した記録媒体 | |
| JPS59148492A (ja) | 二重化構成電子交換機の再開処理方式 | |
| JPH0462641A (ja) | マルチプロセッサシステム | |
| JPS63149750A (ja) | イニシャルプログラムロード方法 | |
| JP2583169B2 (ja) | 通信処理装置の運用プログラム切替方法 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH02121452A (ja) | 電子交換機システム | |
| JPH02260062A (ja) | 処理装置のスタート方式 | |
| JPH03256132A (ja) | 二重タスクシステム装置 | |
| JPH10161879A (ja) | 計算機システム | |
| JPS59163601A (ja) | プログラマブルコントロ−ラ |