KR950035089A - 온도 및 공정 변화를 제어하는 씨모스(cmos)파워-업-3상 제어기 회로 - Google Patents

온도 및 공정 변화를 제어하는 씨모스(cmos)파워-업-3상 제어기 회로 Download PDF

Info

Publication number
KR950035089A
KR950035089A KR1019950001502A KR19950001502A KR950035089A KR 950035089 A KR950035089 A KR 950035089A KR 1019950001502 A KR1019950001502 A KR 1019950001502A KR 19950001502 A KR19950001502 A KR 19950001502A KR 950035089 A KR950035089 A KR 950035089A
Authority
KR
South Korea
Prior art keywords
transistor
resistor
controller circuit
power
source
Prior art date
Application number
KR1019950001502A
Other languages
English (en)
Inventor
피.스타인 데일
Original Assignee
윌리엄 이.힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이.힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이.힐러
Publication of KR950035089A publication Critical patent/KR950035089A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Abstract

파워-업-3상 전압 제어기 회로는 기준 노드에 접속된 제1트랜지스터(235)의 소스, 제1트랜지스터(235)의 드레인 및 게이트에 접속된 제1저항(221)의 제1단부, 제1저항(221)의 제2단부에 접속된 제2저항의 제1단부, 전압원에 접속된 제2저항(211)의 제2단부, 제1저항(221)의 제2단부에 접속된 제2트랜지스터(251)의 게이트, 출력선(161)에 접속된 제2트랜지스터(251)의 드레인, 및 기준 노드에 접속된 제2트랜지스터(251)의 소스를 포함한다.

Description

온도 및 공정 변화를 제어하는 씨모스(CMOS)파워-업-3상 제어기 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 온도 및 공전 변화들을 보다 빈틈 없이 제어하는 향상된 파워-업-3상 제어기 회로의 양호한 실시예의 구성도.

Claims (20)

  1. 소스가 기준 노드에 접속되는 있는 제1트랜지스터; 상기 제1트랜지스터의 드래인 및 게이트에 제1단부가 접속되어 있는 제1저항; 제1단부가 상기 제1저항의 제2단부에 접속되어 있고. 제2단부는 전압원에 접속되어 있는 제2저항; 및 게이트가 상기 제1저항의 제2단부에 접속되어 있고, 드레인이 출력선에 접속되어 있으며, 소스는 상기 기준 노드에 접속되어 있는 제2트랜지스터를 포함하는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  2. 제1항에 있어서, 상기 제1트랜지스터가 상기 제2트랜지스터보다 더 작은 임계 전압을 갖는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  3. 제1항에 있어서, 상기 제1트랜지스터가 NMOS트랜지스터인 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  4. 제3항에 있어서, 상기 제2트랜지스터가 NMOS트랜지스터인 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  5. 제4항에 있어서, 상기 제1트랜지스터가 상기 제2트랜지스터보다 더 큰 채널 폭-대-길이 비를 갖는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  6. 제1항에 있어서, 제1단부가 상기 제2트랜지스터의 드래인에 접속되어 있고, 제2단부는 전압원에 접속되어 있는 제3저항을 더 포함하는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  7. 제6항에 있어서, 상기 출력선에 접속된 인버터를 더 포함하는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  8. 제7항에 있어서, 상기 인버터가 게이트가 상기 출력선에 접속되어 있고, 소스가 상기 전압원에 접속되어 있으며, 드레인은 제어 신호 출력을 제공하는 제3트랜지스터; 및 게이트가 상기 출력선에 접속되어 있고, 드레인이 상기 제3트랜지스터의 드레인에 접속되어 있으며, 소스는 상기 기준 노드에 접속되어 있는 제4트랜지스터를 포함하는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  9. 제1항에 있어서, 전압원 전압이 0V와 5.5V 사이의 전압 범위에서 램프되는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  10. 제9항에 있어서, 상기 제2트랜지스터는 상기 전압원 전압이 3.2V에서 3.4V사이일 때 턴 온되는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  11. 제1항에 있어서, 상기 전압원 전압이 0V와 3V 사이에서 램프되는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  12. 제1항에 있어서, 상기 제1저항이 120kΩ의 값을 갖는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  13. 제1항에 있어서, 상기 제2저항이 17kΩ의 값을 갖는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  14. 제1항에 있어서, 상기 제1트랜지스터가 150㎛의 채널 폭 및 1㎛의 채널 길이를 갖는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  15. 제1항에 있어서, 상기 제2트랜지스터가 12㎛의 채널 폭 및 3㎛의 채널 길이을 갖는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  16. 제6항에 있어서, 상기 제3저항이 150kΩ의 값을 갖는 것을 특징으로 하는 파워-업-3상 전압 제어기 회로.
  17. 집적 회로의 출력들이 고 임피던스 상태로부터 정상 작동 상태로 전이될 때를 제어가기 위한 제어 신호를 제공하는 방법에 있어서, 제1트랜지스터의 소스를 기준 노드에 결합하는 단계; 제1저항의 제1단부를 상기 제1트랜지스터의 드레인 및 게이트에 결합하는 단계; 제2저항의 제1단부를 상기 제1저항의 제2단부에 결합하는 단계; 상기 제2저항의 제2단부를 전압원에 결합하는 단계; 제2트랜지스터의 게이트를 상기 제1저항의 제2단부에 결합하는 단계; 상기 제2트랜지스터의 소스를 상기 기준 노드에 결합하는 단계; 및 상기 제2트랜지스터의 드레인으로부터 상기 제어 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 제어 신호를 제공하는 방법.
  18. 제17항에 있어서, 상기 제2트랜지스터의 드레인을 제3저항의 제1단부에 결합하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 제3저항의 제2단부를 상기 전압원에 결합하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 상기 제어 신호를 인버터에 결합하는 단계를 더 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950001502A 1994-01-28 1995-01-27 온도 및 공정 변화를 제어하는 씨모스(cmos)파워-업-3상 제어기 회로 KR950035089A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18902894A 1994-01-28 1994-01-28
US08/189,028 1994-01-28

Publications (1)

Publication Number Publication Date
KR950035089A true KR950035089A (ko) 1995-12-30

Family

ID=22695612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001502A KR950035089A (ko) 1994-01-28 1995-01-27 온도 및 공정 변화를 제어하는 씨모스(cmos)파워-업-3상 제어기 회로

Country Status (4)

Country Link
EP (1) EP0665649A3 (ko)
JP (1) JPH0818431A (ko)
KR (1) KR950035089A (ko)
TW (1) TW273602B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2744303B1 (fr) * 1996-01-31 1998-03-27 Sgs Thomson Microelectronics Dispositif pour neutraliser un circuit electronique lors de sa mise sous tension ou sa mise hors tension

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013902A (en) * 1975-08-06 1977-03-22 Honeywell Inc. Initial reset signal generator and low voltage detector
JPS6051317A (ja) * 1983-08-30 1985-03-22 Sharp Corp Ｍｏｓ・ｉｃに於ける電圧検出回路
US4716323A (en) * 1985-04-27 1987-12-29 Kabushiki Kaisha Toshiba Power voltage drop detecting circuit
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit

Also Published As

Publication number Publication date
JPH0818431A (ja) 1996-01-19
TW273602B (ko) 1996-04-01
EP0665649A2 (en) 1995-08-02
EP0665649A3 (en) 1997-05-07

Similar Documents

Publication Publication Date Title
US5243231A (en) Supply independent bias source with start-up circuit
KR930005027A (ko) 내부 전원 발생 회로
KR840008097A (ko) 기판 바이어스 전압제어회로 및 방법
KR19980071516A (ko) 기준전압 발생회로
KR970003191A (ko) 반도체 메모리 장치의 기준전압 발생회로
KR970705237A (ko) 공급 및 인터페이스로 구성 가능한 입력/출력 버퍼(supply and interface configurable input/output buffer)
KR920015719A (ko) Cmos 출력 버퍼 회로
KR970023370A (ko) 기준전류 발생회로
KR970055264A (ko) 차동 증폭기
KR100205506B1 (ko) 스위치가능한 전류-기준전압 발생기
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
JP2001168693A (ja) 二つの相補形ｍｏｓ電界効果トランジスタを含むアナログスイッチ
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
US6940335B2 (en) Constant-voltage circuit
KR950035089A (ko) 온도 및 공정 변화를 제어하는 씨모스(cmos)파워-업-3상 제어기 회로
KR960009401A (ko) 비교기 회로
KR950016002A (ko) 3치 입력 버퍼 회로
EP0610621A2 (en) Digital logic circuit and method having pull-down and pull-up devices
JP3927312B2 (ja) 入力増幅器
KR910008842A (ko) 레벨 변환기의 속도제어 회로
KR20000004713A (ko) 일정한 지연을 갖는 지연 회로
KR0143575B1 (ko) 기준전압 발생 회로
KR970003192A (ko) 반도체 메모리 장치의 기준전압 발생회로
KR100188007B1 (ko) 펄스 발생회로
KR0157956B1 (ko) 출력 버퍼회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid