KR950024269A - 반도체장치의 금속배선 형성방법 및 구조 - Google Patents

반도체장치의 금속배선 형성방법 및 구조 Download PDF

Info

Publication number
KR950024269A
KR950024269A KR1019940000927A KR19940000927A KR950024269A KR 950024269 A KR950024269 A KR 950024269A KR 1019940000927 A KR1019940000927 A KR 1019940000927A KR 19940000927 A KR19940000927 A KR 19940000927A KR 950024269 A KR950024269 A KR 950024269A
Authority
KR
South Korea
Prior art keywords
metal wiring
via hole
sidewall
layer
polysilicon
Prior art date
Application number
KR1019940000927A
Other languages
English (en)
Other versions
KR0140445B1 (ko
Inventor
박유배
Original Assignee
문정환
금성일렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론주식회사 filed Critical 문정환
Priority to KR1019940000927A priority Critical patent/KR0140445B1/ko
Publication of KR950024269A publication Critical patent/KR950024269A/ko
Application granted granted Critical
Publication of KR0140445B1 publication Critical patent/KR0140445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택부에 도전층으로된 사이드월을 형성하고 그 위에 텅스텐을 선택증착하여 상부금속배선과의 연결을 개선한 반도체장치의 금속배선 형성방법 및 구조에 관한것이다.
본 발명의 반도체장치 금속배선 형성방법은 가), 상부금속배선과 연결될 하지층 위에 절연막을 증착하고, 사진식각공정으로 측벽과 저부로 이루어진 비아홀을 형성하는 단계와, 나), 상기 절연막과 비아홀 위에 폴리실리콘을 증착하고, 비아홀 상부가 노출된 포트레지스트패턴을 형성한 후, 비아홀 상의 폴리실리콘을 이온주입하는 단계와, 다), 상기 포토레지스트패턴을 제거하고 폴리실리콘을 비등방성식각하여 비아홀 측벽에 사이드월을 형성하는 단계와, 라), 상기 사이드월과 비아홀 저부에 금속층을 선택적으로 증착하는 단계와, 마), 금속 증착 및 사진식각하여 상부금속배선을 형성하는 단계를 포함하며, 본 발명의 구조는 상부금속배선과 연결될 부위를 가진 하지층과, 상기 하지층상에 위치하고 상부금속배선과 연결될 부위를 개방하는 비아홀을 가진 절연막과, 상기 절연막과 접촉하고 비아홀 측벽에 형성한 사이드월과, 상기 비아홀 저부 및 사이드월 상에 형성한 금속층과, 상기 금속층 위에 형성한 상부금속배선을 포함한다.

Description

반도체장치의 금속배선 형성방법 및 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체장치 금속배선 공정단면도이다.

Claims (8)

  1. 반도체장치 금속배선 형성방법에 있어서, 가), 상부금속배선과 연결될 하지층 위에 절연막을 증착하고, 절연막을 사진식각하여 측벽과 저부로 이루어진 비아홀을 형성하는 단계와, 나), 상기 절연막과 비아홀 위에 폴리실리콘을 증착하고, 비아홀 상부가 노출된 포토레지스트패턴을 형성한 후, 비아홀 상의 폴리실리콘에 이온주입하는 단계와, 다), 상기 포토레지스트패턴을 제거하고 폴리실리콘을 비등방성 식각하여 비아홀 측벽에 사이드월을 형성하는 단계와, 라), 상기 사이드월과 비아홀 저부에 금속층을 선택적으로 증착하는 단계와, 마), 금속 증착 및 사진식각하여 상부금속 배선을 형성하는 단계를 포함하여 이루어진 반도체장치의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 이온주입은 실리콘 또는 텅스텐의 이온으로 하며, 상기 금속층은 불화텅스텐(WF6)을 사용하여 선택증착방법으로 텅스텐을 증착하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 이온주입은 폴리실리콘과 폴리실리콘-하지층의 경계면 바로 아래에서 이온 농도가 최대가 되도록 실시하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  4. 반도체장치 금속배선에 있어서, 상부 금속배선과 연결될 부위를 가진 하지층과, 상기 하지층상에 위치하고 상부금속배선과 연결될 부위를 개방하는 비아홀을 가진 절연막과, 상기 절연막과 접촉하며 비아홀 측벽에 형성한 도전층으로된 사이드월 상기 비아홀 저부 및 사이드월 상에 형성한 금속층과, 상기 금속층 위에 형성한 상부금슥배선을 포함하여 이루어진 반도체장치의 금속배선 구조.
  5. 제4항에 있어서, 상기 사이드월은 이온이 주입된 폴리실리콘으로 형성된 것을 특징으로하는 반도체장치의 금속배선 구조.
  6. 제4항에 있어서, 상기 금속층은 선택적으로 증착하여 형성한 텅스텐인 것을 특징으로 하는 반도체 장치의 금속배선 구조.
  7. 제5항에 있어서, 상기 이온은 실리콘 또는 텅스텐 이온인 것을 특징으로 하는 반도체장치의 금속배선 구조.
  8. 제5항에 있어서, 상기 이온주입은 폴리실리콘과 폴리실리콘-하지층의 경계면 바로 아래에서 이온 농도가 최대인 것을 특징으로 하는 반도체 장치의 금속배선 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000927A 1994-01-19 1994-01-19 반도체장치의 금속배선 형성방법 및 구조 KR0140445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940000927A KR0140445B1 (ko) 1994-01-19 1994-01-19 반도체장치의 금속배선 형성방법 및 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000927A KR0140445B1 (ko) 1994-01-19 1994-01-19 반도체장치의 금속배선 형성방법 및 구조

Publications (2)

Publication Number Publication Date
KR950024269A true KR950024269A (ko) 1995-08-21
KR0140445B1 KR0140445B1 (ko) 1998-07-15

Family

ID=19375919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000927A KR0140445B1 (ko) 1994-01-19 1994-01-19 반도체장치의 금속배선 형성방법 및 구조

Country Status (1)

Country Link
KR (1) KR0140445B1 (ko)

Also Published As

Publication number Publication date
KR0140445B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US4987099A (en) Method for selectively filling contacts or vias or various depths with CVD tungsten
US5279990A (en) Method of making a small geometry contact using sidewall spacers
KR850008044A (ko) 반도체 디바이스 제조공정
JPS61245566A (ja) 半導体装置とその製法
KR960029803A (ko) 프로브시트 및 그 제조방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
US5459100A (en) Method for forming metal wiring of semiconductor device
KR940012650A (ko) 반도체 소자의 콘택제조방법
KR930009023A (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법
KR960026644A (ko) 반도체 장치의 배선구조 및 그의 제조방법
US5985766A (en) Semiconductor processing methods of forming a contact opening
JPH06163578A (ja) 接続孔形成法
KR890011035A (ko) 집적회로 제조방법 및 전기접속 형성방법
KR950024269A (ko) 반도체장치의 금속배선 형성방법 및 구조
JPH06204163A (ja) 半導体素子接触方法
KR960015794A (ko) 반도체소자 제조방법
KR880002250A (ko) 시드-성장 도체를 사용하여 집적회로 칩상에 상호 접속층을 제조하는 방법
KR100224778B1 (ko) 반도체 소자의 제조방법
JPH08316312A (ja) 半導体装置の製造方法
JPS6065549A (ja) 多層配線形成法
KR950004413A (ko) 반도체 소자의 콘택제조방법
KR960026238A (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 그 구조
JPH07221198A (ja) キャパシタの下層電極形成方法
JPH0391243A (ja) 半導体装置の製造方法
JPH05218209A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee