KR950021495A - 전하저장전극 형성방법 - Google Patents
전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR950021495A KR950021495A KR1019930030822A KR930030822A KR950021495A KR 950021495 A KR950021495 A KR 950021495A KR 1019930030822 A KR1019930030822 A KR 1019930030822A KR 930030822 A KR930030822 A KR 930030822A KR 950021495 A KR950021495 A KR 950021495A
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- storage electrode
- wafer
- amorphous silicon
- doped
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 도핑된 실리콘과 도핑되지 않은 실리콘을 열처리하면 식각 초기에 도핑된 실리콘은 식각이 일어나는 도핑되지 않은 실리콘은 식각되지 않은 성질을 이용하여, 열처리와 식각을 반복함으로써 도핑된 실리콘과 도핑되지 않은 실리콘의 요철 형상을 극대화 시키는 전하 저장 전극 형성 방법에 관한 것으로, 표면적이 극대화된 전하저장전극을 얻어 소자의 케패시터 용량을 확보하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 일실시예에 따른 전하저장전극 형성 공정도,
제3도는 질산, 초산, 불산, 순수 (Dl wafer)로 이루어진 습식식각 용액에서의 도핑된 실리콘과 도핑되지 않은 실리콘의 식각률을 나타내는 그래프.
Claims (2)
- 일반적인 MOS구조를 갖으며 예정된 부위에 전하저장전극콘택 홀(210)이 형성된 웨이퍼 상에 전하저장전극을 형성하는 반도체 소자의 전하저장전극 형성 방법에 있어서, 불순물이 도핑된 비정질 실리콘막(211.213,215, 217)과 도핑되지 않은 비정질 실리콘막(212,214,216,218)을 번갈아가면서 다수번 반복하여 형성하는 제1단계, 전하저장전극 마스크를 사용하여 소정부위의 상기 비정질 실리콘막 (211 내지 218)을 상부층부터 차례로 식각하는 제2단계, 도핑된 비정질 실리콘막(211,213,215,217)의 도핑 원자들을 활성화하고 상기 비정질 실리콘막(211 내지 218)의 노출된 표면에 산화막(219)을 형성하기 위하여 웨이퍼를 질소와 산소분위기에서 열처리하는 제3단계, 질산, 초산, 불산, 순수(Dl wafer)으로된 습식식각 용액에서 예정된 시간동안 웨이퍼를 습식식각하는 제4단계, 상기 제3단계 및 제4단계를 순서적으로 다수번 반복실시하는 제5단계, 상기 실리콘막(211내지 218)내에서 도핑된 불순물의 확산이 이루어져 전체적인 전하저장전극을 전기적으로 활성화 시키기 위하여 웨이퍼를 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 전하저장전극 형성 방법,
- 제1항에 있어서, 상기 제4단계의 습식식각은 도핑된 실리콘막 (211,213,215,217)은 식각되되 도핑되지 않은 실리콘은 식각되지 않는 시간내에서 이루어지는 것을 특징으로 하는 전하저장전극 형성 방법※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930030822A KR100275119B1 (ko) | 1993-12-29 | 1993-12-29 | 전하저장전극 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930030822A KR100275119B1 (ko) | 1993-12-29 | 1993-12-29 | 전하저장전극 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950021495A true KR950021495A (ko) | 1995-07-26 |
KR100275119B1 KR100275119B1 (ko) | 2001-01-15 |
Family
ID=40749579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930030822A KR100275119B1 (ko) | 1993-12-29 | 1993-12-29 | 전하저장전극 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100275119B1 (ko) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
-
1993
- 1993-12-29 KR KR1019930030822A patent/KR100275119B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100275119B1 (ko) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950010086A (ko) | 반도체 장치 제조 방법 | |
KR930009090A (ko) | 반도체장치의 제조방법 | |
KR950034787A (ko) | 반도체 디바이스의 제조 방법 및 제조시에 사용된 에칭 용액 | |
KR950021495A (ko) | 전하저장전극 형성방법 | |
KR960026826A (ko) | 전하저장전극 형성 방법 | |
KR950030397A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR960026775A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
KR950025985A (ko) | 전하 저장 전극 형성 방법 | |
KR960043175A (ko) | 반도체소자의 전하저장전극 제조방법 | |
KR100223739B1 (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
JPH04264766A (ja) | 半導体装置の製造方法 | |
KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
KR960019708A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
KR950021524A (ko) | 캐패시터의 전하저장전극 제조방법 | |
KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR980005564A (ko) | 반도체 메모리 장치의 전하저장전극 형성 방법 | |
KR950004548A (ko) | 반도체소자 제조방법 | |
KR960026829A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
KR970054107A (ko) | 캐패시터 소자 및 그 제조 방법 | |
KR970067871A (ko) | 반도체 소자의 폴리실리콘층 형성 방법 | |
KR970054125A (ko) | 반도체장치의 커패시터 형성방법 | |
KR960012499A (ko) | 캐패시터의 전하저장전극 제조방법 | |
JPH07240475A (ja) | 半導体装置の製造方法 | |
KR960005867A (ko) | 반도체 소자의 도전층 형성방법 | |
KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060818 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |