KR950021524A - 캐패시터의 전하저장전극 제조방법 - Google Patents

Abstract

본 발명은 캐패시터의 전하저장전극을 제조하는 방법에 관한 것으로, 불순물이 도핑된 폴리실리콘과 볼순물이 도핑되지 않은 폴리실리콘을 반복하여 적층한 후 이들의 식각선택비 특성을 이용하여 벨로우즈형 구조를 갖는 전하저장전극을 제조하므로써, 고집적 반도체 소자에 필요한 캐패시터의 고축적용량을 얻을 수 있도록한 유효표면적이 증대된 전하저장전극을 제조하는 방법에 관해 기술된다.

Description

캐패시터의 전하저장전극 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1A도 내지 제1D도는 본 발명에 의한 캐패시터의 전하저장전극을 형성하는 단계를 도시한 단면도.

Claims (2)

1. 공정을 단순화하면서 유효표면적을 증대시키기 위한 캐패시터의 전하저장전극 형성방법에 있어서, 실리콘 기판(1)상의 게이트 전극 (3) 양측에 소오스 및 드레인 전극으로 사용되는 불순물 이온주입 영역 (4)으로 이루어진 소정의 트랜지스터를 구성하고, 전체구조 상부에 층간 절연막(6)을 형성한 후, 콘택 마스크를 이용하여 상기 불순물 이온주입 영역 (4)중 어느 한 영역에 연통되는 콘택홀 (7)을 형성하는 단계와 상기 단계로부터 증착 튜브내의 증착온도를 550℃를 넘지 않게 하고 기본 개스 분위기를 Si₂H₆또는 SiH₄로한 상태에서, 상기 콘택홀(7)을 포함한 전체구조 상부에 제1 비정실 실리콘 박막(8)을 소정두께로 갖는 제2, 3, 4및 5 비정질 실리콘 박막(9, 10, 11및 12)을 순차적으로 적충하되, 상기 제2및 4 비정질 실리콘 박막(9 및 11) 형성시 증착튜브내에 PH₃개스를 주입하여 불순물이 도핑되도록 하고, 이후 제5 비정질 실리콘 박막(12) 상부에 포토레지스트(13)를 도포한 후 전하저장전극 마스크를 사용하여 상기 포토레지스트 (13)를 패턴화하는 단계와, 상기 단계로부터 패턴화된 포토 레지스트(13)를 이용한 비등방정 식각공정으로 상기 다수 적층된 제1 내지 5 비정실 실리콘 박막(8, 9, 10, 11및 12)을 식각하여 전하저장전극 영역에만 남이 있도록 패턴화하는 단계와, 상기 단계로부터 튜브내의 온도를 600 -700℃에서 30분-3시간 정도를 불활성 기체 분위기하에서 상기 패턴화된 제1 내지 5 비정질 실리콘 박막(8,9, 10, 11 및 12)을 열처리하여 제2 및 4 비정질 실리콘 박막 (9 및 11)내에 함유된 불순물을 활성화시키는 단계와,상기 단계로부터 질산, 불산, 초산, Dl로 된 실리콘습식식각용액속에서 일정시간 식각하되, 상기 습식식각용액의 불순물이 도핑된 층과 도핑되지 않은 층의 선택적 식각특성에 의하여, 불순물이 도핑된 제2및 제4비정질 실리콘 박막 (9 및 11) 이 많이 식각되어져 일정 깊이를 갖는 홈 (14)을 형성하는 단계와, 상기 단계로부터 고온 열처리공정을 실시하여 제2및 4 비정질 실리콘 박막(9 및 11) 내에 함유되어 있는 불순물을 인접된 제1, 3및 5 비정질 실리콘 박막(8, 10 및 12)으로 확산시켜 불순물이 도핑된 새로운 제1, 3및 5 비정질 실리콘 박막(8A, 10A및 12A)을 형성하여 전체형상이 벨로우즈 구조를 이루는 전하저장전극(20)을 완성하는 단게로 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
2. 제 1항에 있어서, 상기 제2및 4 비정질 실리콘 박막 (9 및 12)온 PH₃개스 분위기하에서 인-시투 포스포러스 도핑시 인 (P) 불순물이 과포화상태가 되도록 형성하는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.