KR100265840B1 - 실린더형 전하저장전극 형성 방법 - Google Patents

Abstract

본 발명은 실린더의 측벽에 증착된 폴리 실리콘을 미세 그레인(Grain)으로 형성한후 그레인과 그레인 경계(Grain Boundary)의 습식 식각비를 이용하여 실린더형 전하저장전극의 측벽에 요철을 줌으로써 표면적이 확대된 전하저장전극을 형성하는 실린더형 전하저장전극 형성 방법에 관한 것으로, 소자의 고집적화에 대응하는 정전용량 확보는 물론 공정이 간단하여 결함이 자주 발생하지 않아 소자의 신뢰도를 향상시키는 효과가 있다.

Description

실린더형 전하저장전극 형성 방법

제1a도 내지 제1g도는 본 발명에 따른 전하저장전극 형성 공정도.

* 도면의 주요부분에 대한 부호의 설명

101 : 반도체 기판 102 : 필드 산화막

103 : 소오스 104 : 드레인

105 : 게이트 전극 106 : 산화막 스페이서

107, 109 : 층간절연막 108 : 비트라인

110, 113 : 산화막 111 : 전하저장전극 콘택홀

112, 114, 115 : 실리콘 116 : 실리콘 스페이서

본 발명은 반도체메모리소자 제조 공정 중 커패시터의 실린더형 전하저장전극 형성 방법에 관한 것이다.

일반적으로, 메모리 소자가 점차 고집적화 되어감에 따라 셀(Cell) 면적은 급격하게 축소되고, 셀 면적의 축소에도 불구하고 소자 동작에 필요한 셀당 일정량의 커패시터 용량을 확보해야 하는 어려움이 있다.

이와 같은 어려움을 해결하기 위하여 여러 가지 형태의 3차원적 형상의 전하저장전극이 널리 이용되어 오고 있으며, 그 가운데 하나가 실린더형 전하저장전극이다.

본 발명은 상기와 같은 객관적인 필요성에 의하여 안출된 것으로서, 실린더의 측벽에 증착된 실리콘을 미세 그레인(Grain)으로 형성한 후 그레인과 그레인 경계(grain Boundary)의 습식 식각비를 이용하여 요철을 줌으로써 표면적이 확대된 전하저장전극을 형성하는 실린더형 전하저장전극 형성 방법을 제공함을 그 목적으로 한다.

상기 목적을 달성하기 위한 본 발명은, 층간절연막 상에 비도핑산화막을 증착하는 단계; 상기 비도핑산화막과 상기 층간절연막을 식각하여 전하저장전극 콘택홀을 형성하는 단계; 상기 콘택홀을 포함하는 결과물 전면에 제1비정질실리콘을 증착하는 단계; 상기 제1비정질실리콘 상부에 도핑산화막을 형성하는 단계; 전하저장 전극 마스크를 이용하여 상기 도핑산화막 및 상기 제1비정질실리콘을 차례로 식각하는 단계; 결과물 전면에 도핑된 제2비정질실리콘 및 제3비정질실리콘을 증착하는 단계; 상기 도핑된 제2 및 제3 비정질실리콘을 식각하여 스페이서를 형성하는 단계; 상기 비도핑산화막 및 도핑산화막을 제거하는 단계; 및 열처리하여 상기 비정질실리콘들을 결정화한 다음 실리콘 식각 용액에서 습식식각하여 상기 스페이서 표면을 요철 형태로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제1a도 내지 제1g도는 본 발명에 따른 전하저장전극형성 공정도로서, 먼저 제1a도는 반도체 기판(101) 위에 셀간 절연을 목적으로 하는 필드산화막(102)와 트랜지스터의 구성요소인 게이트 전극(105), 산화막 스페이서(106), 소오스(103), 드레인(104)을 형성하고, 웨이퍼 전체 구조 상부에 층간 절연막(107), 비트라인(108)을 형성한 상태의 단면도이다.

이어서 제1b도와 같이, 웨이퍼 전체구조 상부에 다시 층간절연막(109)을 증착하고 열처리하여 평탄화후, 불순물이 도핑되지 않은 산화막(110)을 증착한다. 그리고 전하 저장 전극과 기판을 연결하기 위하여 전하저장전극 콘택홀(111)을 형성한다.

계속해서 제1c도에 도시된 바와 같이 콘택홀(111)이 충분히 매립되도록 도핑된 비정질 실리콘(112)을 증착하고 550℃ 이하에서 플라즈마 법으로 도핑된 산화막(113)을 두껍게 증착한후, 전하 저장 전극 마스크를 이용하여 소정부위의 도핑된 산화막(113), 도핑된 비정질 실리콘(112)을 상기 도핑되지 않은 산화막(110)이 드러날때까지 차례로 식각한다.

계속해서, 제1d도와 같이 화확 기상 증착법으로 도핑된 비정질 실리콘(114)을 증착후, 동일 공정튜브내에서 다시 한번 도핑된 비정질 실리콘(115)를 증착한다. 이때 첫번째 도핑된 비정질 실리콘(114)을 증착한후 공정튜브를 질소로 일시적으로 정화시켜, 두번째 비정질 실리콘(115)이 연속적으로 증착되지 않게 한다.

다음, 제1e도에 도시된 바와 같이 상기 두개층의 비정질 실리콘(114,115)을 동시에 스페이서 식각하여 패턴된 산화막(113) 및 실리콘(114)의 측벽에 실리콘 스페이서(116)를 형성하고, 두 산화막(110,113)을 제거한다. 이때 도핑되지 않은 산화막(110)의 식각률이 도핑된 산화막(113)의 식각률보다 훨씬 느리기 때문에 두꺼운 산화막(113)을 식각하는 동안 제2층간절연막(109)의 손실은 적어지거나 없게 된다.

그리고 계속해서 초고진공 또는 질소 및 수소 분위기에서 600℃ 이상 온도에서 열처리 하여 비정질 실리콘들을 결정화한다. 이때 실리콘 스페이서(116)는 각각 그레인 성장이 일어나, 그레인 계면을 중심으로 각각의 그레인이 굴곡지게 되어 울퉁 불퉁한 형상을 하게 되며, 그레인 계면이 연속하여 두 개의 실리콘층(114, 115)을 통과하지 않게 된다.

상기 설명한 열처리후의 실리콘 스페이서(116) 형상은 제1f도에 세부적으로 도시되어 있다.

이후, 질산,초산,불산,탈이온수가 혼합된 용액이나, NH₄OH, H₂O₂, H₂O가 혼합된 용액을 이용하여, 기판 전체를 처리하면 제1g도에 도시된 바와 같이 그레인 계면의 식각이 그레인 내부에 비하여 빠른 관계로 실린더의 측벽 및 바닥면에 요철이 형성된다. 또한 본 발명의 대표적 특징이라고 할 수 있는 것은 실린더의 측벽을 이중으로 증착하는데 있는데 만일 단일층으로 증착 할 경우 그레인 계면이 모두 식각되어 측벽의 실리콘이 떨어져나아갈 위험성이 있으며, 두개의 층의 두께를 합친 단일층을 증착하면 이중으로 증착한 경우에 비하여 앞서 설명한 열처러 과정에서 그레인의 크기가 커져 표면적의 효과적인 증대를 얻을 수 없다.

상기 설명과 같이 이루어지는 본 발명은 소자의 고집적화에 대응하는 정전용량 확보는 물론 공정이 간단하여 결함이 자주 발생하지 않아 소자의 신뢰도를 향상시키는 효과가 있다.

Claims (3)

1. 층간절연막 상에 비도핑산화막을 증착하는 단계;

   상기 비도핑산화막과 상기 층간절연막을 식각하여 전하저장전극 콘택홀을 형성하는 단계;

   상기 콘택홀을 포함하는 결과물 전면에 제1비정질실리콘을 증착하는 단계;

   상기 제1비정질실리콘 상부에 도핑산화막을 형성하는 단계;

   전하저장전극 마스크를 이용하여 상기 도핑산화막 및 상기 제1비정질실리콘을 차례로 식각하는 단계;

   결과물 전면에 도핑된 제2비정질실리콘 및 제3비정질실리콘을 증착하는 단계;

   상기 도핑된 제2 및 제3 비정질실리콘을 식각하여 스페이서를 형성하는 단계;

   상기 비도핑산화막 및 도핑산화막을 제거하는 단계; 및

   열처리하여 상기 제1, 제2 및 제3 비정질실리콘을 결정화한 다음에 실리콘식각 용액에서 습식식각하여 상기 스페이서 표면을 요철 형태로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 실린더형 전하저장전극 형성 방법.
2. 제 1항에 있어서,

   상기 열처리를 600℃ 이상 온도의 질소 및 수소 분위기에서 실시하는 것을 특징으로 하는 실린더형 전하저장전극 형성 방법.
3. 제 1항에 있어서,

   상기 실리콘 식각 용액은 질산, 초산, 불산 및 탈이온수가 혼합된 용액 또는 NH₄OH, H₂O₂및 H₂O가 혼합된 용액임을 특징으로 하는 실린더형 전하저장전극 형성 방법.