KR950020718A - 반도체 메모리 장치의 비트라인 센스 증폭회로 및 그 방법 - Google Patents
반도체 메모리 장치의 비트라인 센스 증폭회로 및 그 방법 Download PDFInfo
- Publication number
- KR950020718A KR950020718A KR1019930028361A KR930028361A KR950020718A KR 950020718 A KR950020718 A KR 950020718A KR 1019930028361 A KR1019930028361 A KR 1019930028361A KR 930028361 A KR930028361 A KR 930028361A KR 950020718 A KR950020718 A KR 950020718A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- node
- line pull
- control
- pull
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Dram (AREA)
Abstract
본 발명에 의한 비트라인 센스 증폭회로는 적어도 하나의 워드라인을 가지는 행 블럭과, 적어도 한쌍의 비트라인을 가지는 열블럭으로 구성된 메모리 셀 어레이를 가지는 반도체 메모리 장치에 있어서, 비트라인 풀업 노드를 통하여 비트라인 풀업 제어 신호의 제어에 의해 상기 비트라인을 풀업하기 위한 비트라인 풀업 수단과, 비트라인 풀다운 노드를 통하여 비트라인 풀다운 제어 신호의 제어에 의해 상기 비트라인을 풀다운하기 위한 비트라인풀다운 수단과, 상기 비트라인 풀업 수단 및 상기 비트라인 풀다운 수단 사이에 형성되며 상기 비트라인에 실리는 상기 메모리 셀의 데이타를 센싱하기 위한 센싱부와, 프리차아지 노드를 가지며 칩이 스탠바이 상태에 있을때 상기 프리차아지 노드를 프리차아지 상태로 만든 후 상기 센싱부가 동작을 개시하면 상기 비트라인 풀업 노드와 상기 프리차아지 노드가 차아지 셰어링 동작을 개시하도록 하는 비트라인 풀업 노드 제어 회로를 구비함을 특징으로 한다. 본 발명에 의한 비트라인 센스 증폭회로에 의하여 비트라인의 디벨로프를 증가시키며 비트라인 센싱 속도를 향상시킬 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 메모리 장치의 센스 증폭회로
Claims (8)
- 적어도 하나의 워드라인을 가지는 행 블럭과, 적어도 한쌍의 비트라인을 가지는 열블럭으로 구성된 메모리 셀 어레이를 가지는 반도체 메모리 장치에 있어서, 비트라인 풀업 노드를 통하여 비트라인 풀업 제어 신호의 제어에 의해 상기 비트라인을 풀업하기 위한 비트라인 풀업 수단과, 비트라인 풀다운 노드를 통하여 비트라인 풀다운 제어 신호의 제어에 의해 상기 비트라인을 풀다운하기 위한 비트라인 풀다운 수단단, 상기 비트라인 풀업 수단 및 상기 비트라인 풀다운 수단 사이에 형성되며 상기 비트라인에 실리는 상기 메모리 셀의 데이타를 센싱하기 위한 센싱부와, 프리차아지 노드를 가지며 칩이 스탠바이 상태에 있을때 상기 프리차아지 노드를 프리차아지 상태로 만든 후 상기 센싱부가 동작을 개시하면 상기 비트라인 풀업 노드와 상기 프리차아지 노드가 차아지 세어링 동작을 개시하도록 하는 비트라인 풀업 노드 제어 회로를 구비함을 특징으로 하는 반도체 메모리 장치.
- 제 1항에 있어서, 상기 비트라인 풀업 노드 제어 회로는 제1제어 클럭의 인에이블되므로서 상기 프리차아지 노드를 전원전압 레벨로 프리차아지하는 제1트랜지스터와, 상기 프리차아지 노드에 실리는 전하를 저장하기 위한 캐패시터와, 상기 비트라인 풀업 제어 신호가 인에이블되는 시점에서 인에이블되는 제2제어클럭의 제어에 의해 상기 풀업 노드와 상기 프리차아지 노드를 전기적으로 접속하는 제2트랜지스터를 구비함을 특정으로 하는 반도체 메모리 장치.
- 제2항에 있어서, 상기 제2제어 클럭은 상기 비트라인 풀업 제어 신호에 대응하여 발생됨을 특징으로하는 반도체 메모리 장치.
- 제3항에 있어서, 상기 제1제어 클럭은 상기 제2제어 클럭을 소정 시간 홀딩된 후 발생됨을 특징으로하는 반도체 메모리 장치.
- 비트라인 풀업 노드를 통하여 비트라인 풀업 제어 신호의 제어의 의해 상기 비트라인을 풀업하는 과정과, 비트라인 풀다운 노드를 통하여 비트라인 풀다운 제어 신호의 제어에 의해 상기 비트라인을 풀다운하기 위한 비트라인 풀다운 과정과, 상기 비트라인에 실리는 상기 메모리 셀의 데이타를 센싱하는 과정을 구비하는 반도체 메모리 장치의 비트라인 센싱 방법에 있어서, 칩이 스탠바이 상태에 있을때 소정의 프리차아지 노드를 프리차아지 상태로 만드는 과정과, 상기 센싱 과정이 개시되면 상기 비트라인 풀업 노드와 상기 프리차아지 노드가 차아지 세어링 동작을 개시하도록 하는 과정을 더 구비함을 특징으로 하는 비트라인 센싱 방법.
- 제5항에 있어서, 상기 프리차아지 노드는 제1제어 클럭이 인에이블되므로서 전원전압 레벨로 프리차아지되며, 상기 비트라인 풀업 제어 신호가 인에이블되는 시점에서 인에이블되는 제2제어 클럭의 제어의 의해 상기 비트라인 풀업 노드와 전기적으로 접속됨을 특징으로 하는 반도체 메모리 장치의 비트라인 센싱방법.
- 제6항에 있어서, 상기 제2제어 클럭은 상기 비트라인 풀업 제어 신호에 대응하여 발생됨을 특징으로하는 비트라인 센싱 방법.
- 제7항에 있어서, 상기 제1제어 클럭은 상기 제2제어 클럭이 소정 시간 홀딩된 후 발생됨을 특징으로하는 비트라인 센싱 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028361A KR960006381B1 (ko) | 1993-12-18 | 1993-12-18 | 반도체 메모리 장치의 비트라인 센스 증폭회로 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028361A KR960006381B1 (ko) | 1993-12-18 | 1993-12-18 | 반도체 메모리 장치의 비트라인 센스 증폭회로 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950020718A true KR950020718A (ko) | 1995-07-24 |
| KR960006381B1 KR960006381B1 (ko) | 1996-05-15 |
Family
ID=19371559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930028361A KR960006381B1 (ko) | 1993-12-18 | 1993-12-18 | 반도체 메모리 장치의 비트라인 센스 증폭회로 및 그 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006381B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431305B1 (ko) * | 2002-07-15 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치에서 제1 메모리 블록과 제2 메모리블록에 의해 공유되는 비트라인 센스앰프 회로 |
| KR100634456B1 (ko) * | 2005-06-23 | 2006-10-16 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 독출 방법 |
| KR100893475B1 (ko) * | 2001-11-16 | 2009-04-17 | 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 | 감지 회로 및 감지 증폭기 |
-
1993
- 1993-12-18 KR KR1019930028361A patent/KR960006381B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100893475B1 (ko) * | 2001-11-16 | 2009-04-17 | 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 | 감지 회로 및 감지 증폭기 |
| KR100431305B1 (ko) * | 2002-07-15 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치에서 제1 메모리 블록과 제2 메모리블록에 의해 공유되는 비트라인 센스앰프 회로 |
| KR100634456B1 (ko) * | 2005-06-23 | 2006-10-16 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 독출 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960006381B1 (ko) | 1996-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1230422A (en) | Self-timed precharge circuit | |
| KR910003662A (ko) | 다이나믹 랜덤 액세스 메모리와 그 데이터기록방법 | |
| KR860004348A (ko) | 동적 랜덤 억세스 메모리 회로 및 전류 서어지 안정화 방법 | |
| US4539661A (en) | Static-type semiconductor memory device | |
| EP1665275B1 (en) | Method and apparatus for read bitline clamping for gain cell dram devices | |
| KR870006622A (ko) | 반도체 기억장치 | |
| JPH04310690A (ja) | ランダムアクセスメモリ | |
| US6067264A (en) | High speed semiconductor memory device | |
| US4807193A (en) | Semiconductor memory device with a detection circuit to detect word line potential | |
| KR950020718A (ko) | 반도체 메모리 장치의 비트라인 센스 증폭회로 및 그 방법 | |
| KR960025776A (ko) | 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치 | |
| KR920022306A (ko) | 메모리장치의 입출력 라인프리차아지 방법 | |
| KR960019307A (ko) | 반도체 메모리장치 | |
| KR100419993B1 (ko) | 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의 제어방법 | |
| KR100610028B1 (ko) | 반도체 메모리장치 및 그에 따른 제어방법 | |
| JP4926328B2 (ja) | ダイナミックランダムアクセスメモリ用ビット線検知回路及び方法 | |
| KR970060232A (ko) | 제어된 오버드라이브 회로를 갖는 반도체집적회로장치 | |
| KR940016234A (ko) | 데이타 전송회로 | |
| KR940010099A (ko) | 비트라인 센싱회로 | |
| JP2000348484A (ja) | 少なくとも一つのメモリーセルにカップリングされたシングルビットラインを有する強誘電体メモリ素子 | |
| KR100709445B1 (ko) | 데이터 버스 프리차지 제어 장치 | |
| KR100190099B1 (ko) | 데이터 라인 등화 장치 | |
| JPH0660663A (ja) | 半導体記憶装置 | |
| KR940008714B1 (ko) | 반도체 메모리 장치의 셀프 리프레쉬 감지장치 | |
| KR0144255B1 (ko) | 디램의 컬럼 스타트 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010409 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |