KR940010099A - 비트라인 센싱회로 - Google Patents

비트라인 센싱회로 Download PDF

Info

Publication number
KR940010099A
KR940010099A KR1019920020397A KR920020397A KR940010099A KR 940010099 A KR940010099 A KR 940010099A KR 1019920020397 A KR1019920020397 A KR 1019920020397A KR 920020397 A KR920020397 A KR 920020397A KR 940010099 A KR940010099 A KR 940010099A
Authority
KR
South Korea
Prior art keywords
bit line
voltage level
sensing circuit
predetermined
signal
Prior art date
Application number
KR1019920020397A
Other languages
English (en)
Other versions
KR100247219B1 (ko
Inventor
장현순
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920020397A priority Critical patent/KR100247219B1/ko
Publication of KR940010099A publication Critical patent/KR940010099A/ko
Application granted granted Critical
Publication of KR100247219B1 publication Critical patent/KR100247219B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 다이나믹 램의 데이타 센싱속도를 향상시키는 비트라인 센싱회로에 관한 것으로, 본 발명은 소정의 메모리 쎌과 접속하는 비트라인상에 형성되고 소정의 로우 어드레스의 입력에 동기된 펄스신호를 입력하여 상기 비트라인의 데이타 센싱동작이 인에이블될 시에 상기 비트라인의 프리차아지전압레벨을 순간적으로 더 높은 전압 레벨로 변화시키고 제어수단을 적어도 구비하는 비트라인 센싱회로를 실현하므로서, 특히 저전원전압하에서도 센싱속도를 고속화할 수 있어 고집적 반도체 메모리장치의 데이타 액세스 속도를 향상시킬 수 있다.

Description

비트라인 센싱회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 비트라인 센싱회로의 실시예.

Claims (9)

  1. 반도체 메모리 장치의 비트라인 센싱회로에 있어서, 소정의 메모리 쎌과 접속하는 비트라인상에 형성되고 소정의 외부신호의 입력에 동기된 펄스신호를 입력하여 상기 비트라인의 상기 메모리 쎌 데이타와의 차아지 세어링 동작이 인에이블된 후에 상기 비트라인의 제1전압레벨을 순간적으로 제2전압레벨로 변환시키는 제어수단을 적어도 구비하는 비트라인 센싱회로.
  2. 제1항에 있어서, 상기 제1전압레벨이 전원전압(VCC)의 1/2임과, 상기 제2전압레벨이 상기 제1전압레벨보다 더 높음을 특징으로 하는 비트라인 센싱회로.
  3. 제1항 또는 제2항에 있어서, 상기 제어수단이 승압용 캐패시터로 이루어짐을 특징으로 하는 비트라인 센싱회로.
  4. 제1항에 있어서, 상기 펄스신호가, 칩 외부에서 공급되는 로우어드레스스트로우브신호의 내부신호용 마스터 클럭을 일 입력하고 워드라인 승압신호를 소정의 지연회로를 통해 타입력하는 낸트게이트와, 상기 낸트게이트의 출력단에 접속되는 출력용 인버터로 이루어지는 펄스발생회로에서 출력됨을 특징으로 하는 비트라인 센싱회로.
  5. 메모리 쎌과 접속하고 소정의 전압레벨로 프리차아지되는 비트라인을 가지는 반도체 메모리 장치의 비트라인 센싱회로에 있어서, 상기 비트라인상에 전극의 일단이 연결되고 소정의 로우 어드레스의 입력에 동기된 펄스신호에 전극의 타단이 연결되어 상기 비트라인의 데이타 센싱동작이 인에이블될 시에 상기 비트라인의 전압레벨을 순간적으로 상기 프리차아지레벨보다 더 높은 전압레벨로 승압시키는 캐패시터를 적어도 구비하는 비트라인 센싱회로.
  6. 제5항에 있어서, 상기 캐패시터가 모오스 캐패시터임을 특징으로 하는 비트라인 센싱회로.
  7. 메모리쎌에 저장된 데이타의 센싱동작시 서로 상보적인 전압 레벨로 되는 한 쌍의 비트라인 BL,를 가지는 반도체 메모리 장치의 비트라인 센싱회로에 있어서, 상기 비트라인 BL,에 각각 형성되고 소정의 외부 신호의 입력에 동기된 펄스신호를 입력하고, 상기 비트라인 BL,와 상기 메모리쎌 데이타와의 차아지 세어링동작 후에 상기 비트라인 BL, BL를 각각 동시에 레벨 변환시키는 제어수단을 적어도 구비함을 특징으로 하는 비트라인 센싱회로.
  8. 제7항에 있어서, 상기 제어수단이 비트라인 BL,에 각각 연결되고 각각 소정의 펄스신호에 전극의 일단씩이 연결된 제1 및 제2승압용 캐패시터로 이루어짐을 특징으로 하는 비트라인 센싱회로.
  9. 메모리 쎌과 접속하고 소정의 전압레벨로 프리차아지되는 비트라인을 가지는 반도체 메모리 장치의 비트라인 센싱회로에 있어서, 소정의 제1제어 신호의 제어에 의해 동작되어 상기 비트라인을 프리차아지하는 프리차이지 트랜지스터와, 피(P)형센스앰프와 엔(N)형센스앰프로 이루어져 상기 비트라인을 센싱하는 비트라인 센스엠프와, 상기 센스앰프에서 센싱한 데이타를 입출력선으로 전송시키기 위한 컬럼게이트와, 소정의 제2제어신호의 제어에 의해 동작되어 상기 비트라인의 데이타 센싱동작이 인에이블될 시에 상기 비트라인의 전압레벨을 순간적으로 상기 프리차아지레벨보다 더 높은 전압레벨로 승압시키는 캐패시터로 이루어짐을 특징으로 하는 비트라인 센싱회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920020397A 1992-10-31 1992-10-31 비트라인 센싱회로 KR100247219B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920020397A KR100247219B1 (ko) 1992-10-31 1992-10-31 비트라인 센싱회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920020397A KR100247219B1 (ko) 1992-10-31 1992-10-31 비트라인 센싱회로

Publications (2)

Publication Number Publication Date
KR940010099A true KR940010099A (ko) 1994-05-24
KR100247219B1 KR100247219B1 (ko) 2000-03-15

Family

ID=19342303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020397A KR100247219B1 (ko) 1992-10-31 1992-10-31 비트라인 센싱회로

Country Status (1)

Country Link
KR (1) KR100247219B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000046411A (ko) * 1998-12-31 2000-07-25 추호석 탄소/탄소 복합재료 제조방법
KR100489678B1 (ko) * 2000-09-07 2005-05-17 재단법인 포항산업과학연구원 탄소질 구상 전극재의 제조방법
US20140065912A1 (en) * 2012-09-05 2014-03-06 Youngjun Lee Method of preparing a carbon-carbon composite fiber and a carbon heater manufactured using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101981254B1 (ko) 2012-04-05 2019-05-23 삼성전자 주식회사 반도체 장치 및 그 동작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000046411A (ko) * 1998-12-31 2000-07-25 추호석 탄소/탄소 복합재료 제조방법
KR100489678B1 (ko) * 2000-09-07 2005-05-17 재단법인 포항산업과학연구원 탄소질 구상 전극재의 제조방법
US20140065912A1 (en) * 2012-09-05 2014-03-06 Youngjun Lee Method of preparing a carbon-carbon composite fiber and a carbon heater manufactured using the same

Also Published As

Publication number Publication date
KR100247219B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US4081701A (en) High speed sense amplifier for MOS random access memory
US5416743A (en) Databus architecture for accelerated column access in RAM
US4239993A (en) High performance dynamic sense amplifier with active loads
US4144590A (en) Intermediate output buffer circuit for semiconductor memory device
EP0090590A2 (en) Semiconductor memory device
US4533843A (en) High performance dynamic sense amplifier with voltage boost for row address lines
US6504789B2 (en) Semiconductor memory device
KR900015154A (ko) 디-램형 집적 반도체 메모리와 그 시험방법
EP0665484A2 (en) Power reducing circuit for synchronous semiconductor device
JPH08212781A (ja) 昇圧回路
KR900002663B1 (ko) 반도체 기억장치
KR910014948A (ko) 반도체 기억 장치 및 데이타 처리장치
US4255679A (en) Depletion load dynamic sense amplifier for MOS random access memory
KR970008868A (ko) 부트스트랩 회로
KR0177763B1 (ko) 비트라인 프리차아지회로
KR940010099A (ko) 비트라인 센싱회로
US4370575A (en) High performance dynamic sense amplifier with active loads
US4543501A (en) High performance dynamic sense amplifier with dual channel grounding transistor
KR100429868B1 (ko) 반도체 메모리장치의 어레이 전원 전압 발생회로 및 센스증폭기 구동방법
US4387308A (en) Semiconductor circuit
KR900008919B1 (ko) 반도체 메모리
KR960006381B1 (ko) 반도체 메모리 장치의 비트라인 센스 증폭회로 및 그 방법
KR940016234A (ko) 데이타 전송회로
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
KR0164386B1 (ko) 부하트랜지스터 제어회로 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee