KR950012920B1 - 수지밀봉 반도체장치 - Google Patents

수지밀봉 반도체장치 Download PDF

Info

Publication number
KR950012920B1
KR950012920B1 KR1019910015685A KR910015685A KR950012920B1 KR 950012920 B1 KR950012920 B1 KR 950012920B1 KR 1019910015685 A KR1019910015685 A KR 1019910015685A KR 910015685 A KR910015685 A KR 910015685A KR 950012920 B1 KR950012920 B1 KR 950012920B1
Authority
KR
South Korea
Prior art keywords
circuit board
resin
island regions
edge
semiconductor devices
Prior art date
Application number
KR1019910015685A
Other languages
English (en)
Other versions
KR920007156A (ko
Inventor
시게키 사코
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920007156A publication Critical patent/KR920007156A/ko
Application granted granted Critical
Publication of KR950012920B1 publication Critical patent/KR950012920B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

수지밀봉 반도체장치
제 1 도는 본 발명의 제 1 실시예에 따른 수지밀봉 반도체장치를 나타낸 평면도,
제 2 도는 상기 제 1 도의 X-X'선에 따른 단면도,
제 3 도는 본 발명의 제 2 실시예에 따른 수지밀봉 반도체장치를 나타낸 평면도,
제 4 도는 상기 제 3 도의 X-X'선에 따른 단면도,
제 5 도 및 제 7 도는 각각 종래의 수지밀봉 반도체장치를 나타낸 평면도,
제 6 도는 상기 제 5 도의 X-X'선에 따른 단면도,
제 8 도는 상기 제 7 도의 X-X'선에 따른 단면도,
제 9 도는 종래의 수지밀봉 반도체장치에서 발생한 수지크랙을 나타낸 단면도,
제 10 도는 섬영역의 면적과 수지의 두께와의 관계를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
11-1,11-2 : 섬영역 12-1,12-2 : 반도체소자
13 : 접착제(반도체소자용) 14 : 내부리드
15 : 본딩와이어 16 : 배선패턴
17 : 절연회로기판 18 : 접착제(절연회로기판용)
19 : 몰드수지
[산업상의 이용분야]
본 발명은 수지밀봉 반도체장치에 관한 것으로, 특히 리드프레임과 절연회로기판 및 본딩와이어에 의해 회로를 구성하는 표면실장형 수지밀봉 반도체장치에 관한 것이다.
[종래의 기술 및 그 문제점]
절연회로기판을 사용하여 본딩와이어로 복수의 반도제소자를 상호 배선하거나, 또는 반도체소자로부터 상기 절연회로기판을 매개로 하여 내부리드에 전기적으로 접속하는 종래의 수지밀봉 반도체장치로서는 아래에 서술한 바와 같은 것들이 알려져 있다.
제 5 도에 나타낸 수지밀봉 반도체장치는 각각의 반도체소자(1-1,1-2)의 기판전위가 동일한 경우이다. 즉, 1개의 섬영역(2) 위에는 반도체소자(1-1,1-2) 및 절연회로기판(3)이 탑재되어 있다. 또, 제 6 도는 상기 제 5 도의 X-X'선에 따른 단면도를 나타낸 것으로, 제 6 도에서 참조부호 4는 배선패턴, 5는 본딩와이어, 6은 물드수지, 7은 내부리드, 8은 반도체소자용 접착제, 9는 절연회로기판용 접착제를 각각 나타내고 있다,
또한, 제 7 도에 나타낸 수지밀봉 반도체장치는 각각의 반도체소자(1-1,1-2)의 기판전위가 다른 경우로서, 복수의 섬영역(2-1,2-2)을 갖추고 있는바, 이 각각의 섬영역(2-1,2-2) 위에는 반도체소자(1-1,1-2)가 탑재되어 있다. 또 어느 한쪽의 섬영역, 예컨대 섬영역(2-2) 위에는 절연회로기판(3)이 탑재되어 있다. 그리고, 제 8 도는 상기 제 7 도의 X-X'선에 따른 단면도를 나타낸다.
그러나, 이와 같은 구성을 갖는 수지밀봉 반도체장치의 경우에 있어서는, 섬영역의 면적이 절연회로기판(3)을 탑재하기 위한 영역만큼 필연적으로 커지게 되고, 또 일반적으로 표면실장형 수지밀봉 반도체장치는 땜납딥(dip), 적외선리플로우(reflow), 베이퍼페이즈(vapor-phase), 핫에어(hotair) 등의 방식에 의해 세트의 프린트기판에 실장되기 때문에 다음과 같은 결점이 발생하게 된다.
즉, 실장시에 상기 방식을 사용하게 되면 급격한 가열에 의한 열스트레스가 발생하게 되는 바, 이 때문에 표면실장형 반도체장치에서는 가열될때 섬영역과 몰드수지의 경계면에 침입한 수분이 급격한 가열에 의해 기화하게 됨으로써 제 9 도에 나타낸 바와 같이 수지크랙(10)이 발생한다. 또, 이 수지크랙(10)은 종종 수지체의 표면에까지 발생하게 된다. 그리고, 이와 같은 상태가 되면 내습성이 필연적으로 열화되게 되므로 그 반도체장치는 사용할 수 없게 된다.
한편, 수지크랙의 발생은 섬영역의 면적 및 수지의 두께에 대하여 제 10 도에 나타낸 것과 같은 관계가 있다. 즉, 섬영역의 면적이 커질수록, 또 수지의 두께가 얇아질수록 수지크랙이 발생할 확률이 높아지게 된다.
그런데 표면실장형 반도체장치는 DIP(Dual-in-Line Plug Package)형과 같은 패키지에 비하여 수지의 두께가 비교적 얇기 때문에 수지크랙에 관해서는 대단히 불리하게 된다. 또, 수지의 두께를 두껍게 구성하는 것도 생각할 수 있으나, 이것은 최근의 소형화 추세에 역행하는 것으로서 사용자의 셋트 및 패키지의 박형(薄型) 지향에도 적합하지 않게 된다.
이와 같이 종래의 수지밀봉 반도체장치에서는 실장시의 급격한 가열로 인한 열스트레스에 의해 수지크랙이 발생하기 때문에 내습성이 저하되어 장치의 사용이 곤란해진다는 문제가 있었다.
[발명의 목적]
본 발명은 상기 점을 감안하여 발명된 것으로, 실장시의 급격한 가열에 따른 열스트레스에 의한 수지크랙의 발생을 방지할 수 있도록 된 수지밀봉 반도체장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 각각 상부를 갖추면서 서로 횡적으로 공간지워진 복수의 섬영역과; 상기 각 복수의 섬영역의 상부에 탑재된 반도체소자; 상기 복수의 섬영역의 적어도 2개의 상부의 인접하는 엣지에 걸쳐짐과 더불어 상기 복수의 섬영역중 적어도 2개의 사이의 공간에 놓여지는 정연회로기판; 실질적으로 적어도 제 1 엣지로부터 제 2 엣지까지 연장되는 상기 절연회로기판상으 배선패턴; 상기 반도체소자중 적어도 하나를 상기 절연회로기판의 제 1 엣지의 배선패턴에 전기적으로 연결함과 더불어 상기 반도체소자중 적어도 다른 하나를 상기 절연회로기판의 제 2 엣지의 배선패턴에 전기적으로 연결함으로써 상기 반도체소자중 적어도 2개를 서로 전기적으로 연결하는 복수의 본딩와이어 및; 상기 복수의 섬영역의 노출된 표면과, 상기 반도체소자 및, 상기 절연회로기판의 반대면과 밀착되면서 밀봉하는 몰드수지(19)를 구비하여 구성된 것을 특징으로 한다.
또한 본 발명은, 각각 상부를 갖추면서 서로 횡적으로 공간지워짐과 더불어 서로 전기적으로 연결된 복수의 섬영역과; 상기 각 복수의 섬영역의 상부에 탑재된 반도체소자; 상기 복수의 섬영역의 적어도 2개의 상부의 인접하는 엣지에 걸쳐짐과 더불어 상기 복수의 섬영역중 적어도 2개의 사이의 공간에 놓여지는 절연회로기판; 실질적으로 적어도 제 1 엣지로부터 제 2 엣지까지 연장되는 상기 절연회로기판상의 배선배턴; 상기 반도체소자중 적어도 하나를 상기 절연회로기판의 제 1 엣지의 배선패턴에 전기적으로 연결함과 더불어 상기 반도체소자중 적어도 다른 하나를 상기 절연회로기판의 제 2 엣지의 배선패턴에 전기적으로 연결함으로써 상기 반도체소자중 적어도 2개를 서로 전기적으로 연결하는 복수의 본딩와이어 및 : 상기 복수의 섬영역의 노출된 표면과, 상기 반도체소자 및, 상기 절연회로기판의 반대면과 밀착되면서 밀봉하는 몰드수지를 구비하여 구성된 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명은, 절연회로기판이 복수의 섬영역에 걸쳐지도록 형성되는 바, 이에 따라 절연회로기판의 하부에는 적어도 섬영역이 존재하지 않는 영역이 있기 때문에 전체적으로 섬영역의 면적을 축소할 수 있게 된다. 따라서, 실장시의 급격한 가열에 따른 열스트레스에 의한 수지 크랙의 발생을 방지할수 있게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 1 실시예를 상세히 설명한다.
제 1 도 및 제 2 도는 본 발명의 제 1 실시예에 따른 수지밀봉 반도체장치를 나타낸 것이고, 또 여기서 제 2 도는 제 1 도의 X-X'선에 따른 단면도를 나타낸 것이다. 도면에서, 참조부호 11-1,11-2는 섬영역, 12-1,12-2는 반도체소자, 13은 접착제(반도체소자용), 14는 내부리드, 15는 본딩와이어, 16은 배선패턴, 17은 절연회로기판, 18은 접착제(절연회로기판용), 19는 몰드수지를 각각 나타내고 있다.
한편, 리드플레임에는 예컨대 2개의 섬영역(11-1,11-2)이 형성되어 있고, 이 각각의 섬영역(11-1,11-2)의 상부에는 반도체소자(12-1,12-2)가 접착제(13)로 접착되어 있으며, 반도체소자(12-1,12-2)와 내부리드(14)가 본딩와이어(15)에 의해 접속되어 있다. 그리고, 상부에 배선패턴(16)이 형성된 절연회로기판(17)이 2개의 섬영역(11-1,11-2)에 걸쳐지도록 탑재되어 있는 바, 이 절연회로기판(17)은 본딩영역의 하부만이 접착제(18)에 의해 2개의 섬영역(11-1,11-2)과 접착되어 있다. 즉, 절연회로기판(17)의 배선영역(본딩영역을 제외한 영역)의 하부에는 섬영역이 존재하지 않으므로 전체적으로 섬영역의 면적을 축소시킬수 있게 된다. 또, 각각의 반도체소자(12-1,12-2)는 서로 절연된 섬영역(11-1,11-2)의 상부에 탑재되어 있기 때문에 각각의 기판전위를 별개로 할 수 있게 된다. 그리고, 반도체소자(12-1,12-2)와 절연회로기판(17) 등은 몰드수지(19)에 의해 밀봉되어 있다.
이와 같은 구성에 의하면, 절연회로기판(17)이 2개의 섬영역(11-1,11-2)에 걸쳐지도록 탑재되어 있기 때문에 절연회로기판(17)중 배선영역의 하부에는 섬영역이 존재하지 않게 된다. 따라서, 전체적으로 섬영역의 면적을 축소할 수 있게 된다. 즉, 제 10 도에 나타낸 관계에서 명백히 알 수 있는 바와 같이 수지크랙이 발생하기 어렵다는 것을 알 수 있다. 구체적으로는 1개의 칩에서의 섬영역 면적을 모놀리딕(Monolithic) IC에서의 섬영역 면적과 같은 정도로서 구성할 수 있게 된다. 따라서, 실장시의 급격한 가열에 따른 열스트레스에 의한 증기압력도 작아져서 수지크랙의 발생을 방지할 수 있게 되므로 내습성을 향상시킬 수 있음은 물론, 외관불량을 대폭적으로 개선할 수 있게 된다.
제 3 도 및 제 4 도는 본 발명의 제 2 실시예에 따른 수지밀봉 반도체장치를 나타낸 것으로, 여기에서 제 4 도는 상기 제 3 도의 X-X'선에 따른 단면도를 나타낸다.
본 실시예는 상기 제 1 실시예에서의 2개의 섬영역(11-1,11-2)이 서로 전기적으로 접속되어 있는 경우로서, 각각의 섬영역(11-1,11-2)이 서로 접속되어 있음으로 인해 1개의 섬영역으로 구성되어 있다고 간주해도 좋다.
즉, 각각의 섬영역(11-1,11-2)위에 탑재된 반도체소자(12-1,12-2)의 기판전위가 동일한 경우이다.
이와 같은 구성에 의해서도 상기 제 1 실시예와 동일한 효과를 얻을 수 있게 된다.
한편, 본원 청구범위의 각 구성요소에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 변기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따른 수지밀봉 반도체장치에 의하면, 다음과 같은 효과를 얻을 수 있다.
즉 본 발명에 의하면, 절연회로기판이 2개의 섬영역에 걸치도록 하여 형성됨과 더불어 본딩영역의 하부만이 접착제에 의해 2개의 섬영역에 접착되어 있기 때문에, 절연회로기판의 배선영역의 하부에는 섬영역이 존재하지 않게 되고, 이에 따라 전체적으로 섬영역의 면적을 축소시킬 수 있게 되므로 수지크랙의 발생을 방지할 수 있게 된다.

Claims (2)

  1. 각각 상부를 갖추면서 서로 회적으로 공간지워진 복수의 섬영역(11-1,11-2)과; 상기 각 복수의 섬영역(11-1,11-2)의 상부에 탑재된 반도체소자(12-1,12-2); 상기 복수의 섬영역(11-1,11-2)의 적어도 2개의 상부의 인접하는 엣지에 걸쳐짐과 더불어 상기 복수의 섬영역(11-1,11-2)중 적어도 2개의 사이의 공간에 놓여지는 절연회로기판(17); 실질적으로 적어도 제 1 엣지로부터 제 2 엣지까지 연장되는 상기 절연회로기판(17)상의 배선패턴(16); 상기 반도체소자(12-1,12-2)중 적어도 하나를 상기 절연회로기판(17)의 제 1 엣지의 배선패턴(16)에 전기적으로 연결함과 더불어 상기 반도체소자(12-1,12-2)중 적어도 다른 하나를 상기 절연회로기판(17)의 제 2 엣지의 배선패턴(16)에 전기적으로 연결함으로써 상기 반도체소자(12-1,12-2)중 적어도 2개를 서로 전기적으로 연결하는 복수의 본딩와이어(15) 및; 상기 복수의 섬영역(11-1,11-2)의 노출된 표면과, 상기 반도체소자(12-1,12-2) 및, 상기 절연회로기판(17)의 반대면과 밀착되면서 밀봉하는 몰드수지(19)를 구비하여 구성된 것을 특징으로 하는 수지밀봉 반도체장치.
  2. 각각 상부를 갖추면서 서로 횡적으로 공간지원짐과 더불어 서로 전기적으로 연결된 복수의 섬영역(11-1,11-2)과; 상기 각 북수의 섬영역(11-1,11-2)의 상부에 탑재된 반도체소자(12-1,12-2); 상기 복수의 섬영역(11-1,11-2)의 적어도 2개의 상부의 인접하는 엣지에 걸쳐짐과 더불어 상기 복수의 섬영역(11-1,11-2)중 적어도 2개의 사이의 공간에 놓여지는 절연회로기판(17); 실질적으로 적어도 제 1 엣지로부터 제 2 엣지까지 연장되는 상기 절연회로기판(17)상의 배선패턴(16); 상기 반도체소자(12-1,12-2)중 적어도 하나를 상기 절연회로기판(17)의 제 1 엣지의 배선패턴(16)에 전기적으로 연결함과 더불어 상기 반도체소자(12-1,12-2)중 적어도 다른 하나를 상기 절연회로기판(17)의 제 2 엣지의 배선패턴(16)에 전기적으로 연결함으로써 상기 반도제소자(12-1,12-2)중 적어도 2개를 서로 전기적으로 연결하는 복수의 본딩와이어(15) 및; 상기 복수의 섬영역(11-1,11-2)의 노출된 표면과, 상기 반도체소자(12-1,12-2) 및, 상기 절연회로기판(17)의 반대면과 밀착되면서 밀봉하는 몰드수지(19)를 구비하여 구성된 것을 특징으로 하는 수지밀봉 반도체장치.
KR1019910015685A 1990-09-11 1991-09-09 수지밀봉 반도체장치 KR950012920B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2238883A JP2928611B2 (ja) 1990-09-11 1990-09-11 樹脂封止半導体装置
JP02-238883 1990-09-11

Publications (2)

Publication Number Publication Date
KR920007156A KR920007156A (ko) 1992-04-28
KR950012920B1 true KR950012920B1 (ko) 1995-10-23

Family

ID=17036685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015685A KR950012920B1 (ko) 1990-09-11 1991-09-09 수지밀봉 반도체장치

Country Status (2)

Country Link
JP (1) JP2928611B2 (ko)
KR (1) KR950012920B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117100A (ja) 1997-06-19 1999-01-22 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2928611B2 (ja) 1999-08-03
KR920007156A (ko) 1992-04-28
JPH04119640A (ja) 1992-04-21

Similar Documents

Publication Publication Date Title
US5245216A (en) Plastic-molded type semiconductor device
US5668406A (en) Semiconductor device having shielding structure made of electrically conductive paste
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
EP0996154A4 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT SUBSTRATE AND ELECTRONIC DEVICE
KR930024140A (ko) 반도체장치 및 그 제조방법
JPH09172104A (ja) 半導体装置用基板
KR950012920B1 (ko) 수지밀봉 반도체장치
EP0878025A1 (en) Semiconductor device with a high-frequency bipolar transistor on an insulating substrate
JPH11284096A (ja) 半導体パッケージ
JP2663986B2 (ja) 高集積度半導体装置
JPS60242643A (ja) 電子部品の配線
KR19980044255A (ko) 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조
JPH0739244Y2 (ja) 混成集積回路装置
JP3902276B2 (ja) 混成集積回路装置
JP2558205Y2 (ja) 複合基板構造
JP2000031340A (ja) 電子部品
JPH0481861B2 (ko)
JPS6386461A (ja) 樹脂封止半導体装置
JPH08306744A (ja) 電子部品
KR950010733A (ko) 멀티 칩 모듈 및 그 제조방법
JPH05211380A (ja) 電子部品の実装構造
JPH0380599A (ja) 電子回路モジュール
JPH0562477B2 (ko)
JPH065641A (ja) チップキャリア型半導体装置
JPH04305961A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050930

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee