KR950012715A - 반도체 집적 회로 제조 방법 - Google Patents

반도체 집적 회로 제조 방법 Download PDF

Info

Publication number
KR950012715A
KR950012715A KR1019940025816A KR19940025816A KR950012715A KR 950012715 A KR950012715 A KR 950012715A KR 1019940025816 A KR1019940025816 A KR 1019940025816A KR 19940025816 A KR19940025816 A KR 19940025816A KR 950012715 A KR950012715 A KR 950012715A
Authority
KR
South Korea
Prior art keywords
substrate
forming
type
silicon dioxide
integrated circuit
Prior art date
Application number
KR1019940025816A
Other languages
English (en)
Inventor
리 구모-후아
유 첸-후아더글라스
Original Assignee
제이.티. 레버그
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이.티. 레버그, 에이티 앤드 티 코포레이션 filed Critical 제이.티. 레버그
Publication of KR950012715A publication Critical patent/KR950012715A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

트윈 터브 반도체 집적 회로를 제조하는 방법이 서술되었다. 반도체 기판의 일부분은 산화물(예를 들어,13)을 질화물(예를 들어,18) 및 포토레지스트(예를 들어,15)에 의해 마스킹된다. p-형 도펀트는 기판의 다른 부분을 향한다. 다음에, 포토레지스트는 제거되고 보호 산화물(예를 들어,19)은 p-터브(예를 들어,31)상에 성장되므로써, 도펀트를 상기 기판으로 주입시킨다. 다음에, n-형 이온 주입이 수행되어 n-터브를 생성한다. n-형 이온은 수직 입사각에서 벗어난 각도로 기판으로 향한다. n-형 도펀트 각도 방향이 n-터브(예를 들어,33)상에서 보다 작은 스크린 산화물(예를 들어, 13)을 이용하게 하고 사전 형성된 p-터브상에서 보다 작은 보호 산화물을 이용하게 한다. 모든 보호 산화물이 제거될 때, 본 발명 기술은 상당히 평활한 상부 표면을 갖는 트윈 터브 기판을 제공한다.

Description

반도체 집적 회로 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 2도 및 3도는 집적 회로의 일부분을 개요적으로 도시하고 본 발명의 실시예를 이해하는데 유용한 단면도.

Claims (6)

  1. 제1도전형 도펀트족(17)을 수직으로 제1기판 부분(11)에 향하게 하는 단계와, 상기 기판(11)의 상기 제1부분상에 물질층(13)을 형성하는 단계를 포함하는 반도체 집적 회로 제조 방법에 있어서, 상기 물질층(19)은 상기 제2도전형 도펀트(21)를 거의 흡수하므로써, 제1도전형 영역(31)이 상기 기판의 제1부분에 형성되고 제2도전형 영역(33)이 상기 기판의 제2부분에 형성되는데, 제2도전형 도펀트족(21)을 수직에서 벗어난 각도로 상기 기판(11)의 제2부분에 향하게 하는 단계와, 상기 제1영역에 적어도 하나의 트랜지스터를 형성하고 상기 제2영역에 하나의 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 집적회로 제조방법.
  2. 제1항에 있어서, 상기 제1도전형이 p-형인 것을 특징으로 하는 반도체 집적 회로 제조 방법.
  3. 제1항에 있어서, 상기 제2도전형이 n-형인 것을 특징으로 하는 반도체 집적 회로 제조 방법.
  4. 제1항에 있어서, 상기 물질층(19)은 실리콘 이산화물인 것을 특징으로 하는 반도체 집적 회로 제조방법.
  5. 제1항에 있어서, 상기 트랜지스터는 MOS 트랜지스터인 것을 특징으로 하는 반도체 집적 회로 제조방법.
  6. 100Å보다 작은 두께를 갖는 제1실리콘 이산화물층(13)을 실리콘 기판상에 형성하는 단계와, 실리콘질화물층(18)을 상기 실리콘 이산화물층(13)상에 형성하는 단계와, 상기 실리콘 기판의 제2부분상에 놓이지만 상기 실리콘 기판의 제1부분상에는 놓이지 않는 패턴닝된 포토레지스트(15)를 상기 실리콘 질화물층상에 형성하는 단계와, 상기 실리콘 이산화물층(13)을 패턴닝하므로써 상기 기판의 제1부분을 노출시키는 단계와, 상기 기판의 제1부분(12)에 매입되고 상기 패터닝된 포토레지스트(15) 또는 상기 기판의 제2부분 상에 놓이는 상기 실리콘 질화물층(18)에 의해 거의 흡수되는 p-형 도핀트족(17)을 상기 기판에 수직으로 향하게 하는 단계와, 상기 포토레지스트(15)를 제거하는 단계와, 상기 기판(11)을 산화 환경에 노출시키므로써, 상기 기판의 제1부분상에 놓이는 600Å보다 작은 두께를 갖는 제2실리콘 이산화물층(19)을 형성하는 단계를 포함하는 반도체 집적 회로 제조 방법에 있어서, 상기 기판의 제2부분에 매입되고 상기 제2실리콘 이산화물층(19)에 의해 거의 흡수되는 n-형 도펀트족(21)을 수직에서 벗어난 각도로 상기 기판에 향하게하는 단계와, 상기 제1(13) 및 제2실리콘 이산화물층(19)을 제거하므로써, 상기 실리콘 기판 표면(13)을 노출시키는 단계와, 적어도 하나의 n-채널 트랜지스터를 상기 기판의 제1부분(31)상에 형성하고 적어도 하나의 p-채널 트랜지스터를 상기 기판의 상기 제2부분(33)상에 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 집적 회로 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940025816A 1993-10-13 1994-10-10 반도체 집적 회로 제조 방법 KR950012715A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US135,708 1993-10-13
US08/135,708 US5411899A (en) 1993-10-13 1993-10-13 Transistor fabrication of a twin tub using angled implant

Publications (1)

Publication Number Publication Date
KR950012715A true KR950012715A (ko) 1995-05-16

Family

ID=22469289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025816A KR950012715A (ko) 1993-10-13 1994-10-10 반도체 집적 회로 제조 방법

Country Status (4)

Country Link
US (1) US5411899A (ko)
JP (1) JP3022210B2 (ko)
KR (1) KR950012715A (ko)
TW (1) TW262574B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5624859A (en) * 1995-06-07 1997-04-29 Advanced Micro Devices, Inc. Method for providing device isolation and off-state leakage current for a semiconductor device
CN1056470C (zh) * 1996-02-15 2000-09-13 台湾茂矽电子股份有限公司 互补型金属氧化物半导体场效应晶体管的制造方法
CN1056471C (zh) * 1996-02-15 2000-09-13 台湾茂矽电子股份有限公司 互补型金属氧化物半导体场效应晶体管的制造方法
US5773335A (en) * 1996-08-20 1998-06-30 United Microelectronics Corp. Method for forming twin-tub wells in substrate
US6566181B2 (en) * 1999-02-26 2003-05-20 Agere Systems Inc. Process for the fabrication of dual gate structures for CMOS devices
US9070709B2 (en) 2011-06-09 2015-06-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing a field effect transistor with implantation through the spacers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
JPH01187923A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体装置の製造方法
US5296401A (en) * 1990-01-11 1994-03-22 Mitsubishi Denki Kabushiki Kaisha MIS device having p channel MOS device and n channel MOS device with LDD structure and manufacturing method thereof
US5225365A (en) * 1992-03-30 1993-07-06 Motorola, Inc. Method of making a substantially planar semiconductor surface
US5300797A (en) * 1992-03-31 1994-04-05 Sgs-Thomson Microelectronics, Inc. Coplanar twin-well integrated circuit structure

Also Published As

Publication number Publication date
JPH07201844A (ja) 1995-08-04
US5411899A (en) 1995-05-02
TW262574B (ko) 1995-11-11
JP3022210B2 (ja) 2000-03-15

Similar Documents

Publication Publication Date Title
KR940004457B1 (ko) 자기 정합된 실리사이드 cmos 처리에서의 esd 보호용 n-채널 클램프
KR960006013A (ko) 반도체 소자 및 그의 제조방법
KR900000981A (ko) 반도체장치의 제조방법
KR970072396A (ko) Mos트랜지스터의 제조방법 및 cmos트랜지스터의 제조방법
KR950034796A (ko) 불휘발성 메모리 장치 및 이의 제조 방법
KR860006830A (ko) 반도체 집적회로 장치의 제조방법
KR920010975A (ko) 반도체장치 및 그의 제조방법
US5468669A (en) Integrated circuit fabrication
KR950012715A (ko) 반도체 집적 회로 제조 방법
KR920007448B1 (ko) 반도체장치 및 그 제조방법
KR920003550A (ko) 반도체 장치
KR100345431B1 (ko) 반도체 구조물 형성 방법
JPH06349852A (ja) Ｍｏｓ型電界効果トランジスタ
KR910005458A (ko) 반도체장비의 제조방법
JP2000223701A (ja) 半導体装置およびその製造方法
JPS62262462A (ja) 半導体装置
KR930022481A (ko) 다결정 실리콘 게이트를 평탄화하는 집적 회로 제조방법
JPH08330439A (ja) 半導体装置の製造方法
JPH01181468A (ja) 半導体装置
JPH0319276A (ja) Ｃｍｏｓ型半導体装置
KR100271842B1 (ko) 반도체 장치 및 그 제조 방법
JPS61156830A (ja) 半導体装置およびその製造方法
JPS6237822B2 (ko)
JP2000243911A (ja) 静電気放電保護用半導体装置の製造方法
KR950014113B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application