KR950006476B1 - 도포패턴발생장치를 이용한 패턴도포방법 - Google Patents

도포패턴발생장치를 이용한 패턴도포방법 Download PDF

Info

Publication number
KR950006476B1
KR950006476B1 KR1019910011231A KR910011231A KR950006476B1 KR 950006476 B1 KR950006476 B1 KR 950006476B1 KR 1019910011231 A KR1019910011231 A KR 1019910011231A KR 910011231 A KR910011231 A KR 910011231A KR 950006476 B1 KR950006476 B1 KR 950006476B1
Authority
KR
South Korea
Prior art keywords
data
pattern
memory area
outline
memory
Prior art date
Application number
KR1019910011231A
Other languages
English (en)
Other versions
KR920003543A (ko
Inventor
츠토무 미나가와
나오유키 가이
마사히데 오하시
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920003543A publication Critical patent/KR920003543A/ko
Application granted granted Critical
Publication of KR950006476B1 publication Critical patent/KR950006476B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

도포패턴발생장치를 이용한 패턴도포방법
제1도는 본 발명을 실시한 도포패턴발생장치의 블록도.
제2도는 본 발명을 실시한 패턴도포방법을 나타낸 설명도.
제3도는 제1도에 도시된 장치의 연산기의 구체적인 구성을 나타낸 회로도.
제4도는 종래의 우수-기수법에 의한 도포패턴발생장치의 블록도.
제5도~제8도는 종래의 우수-기수법에 의한 패턴도포방법을 나타낸 설명도.
* 도면의 주요부분에 대한 부호의 설명
1,20 : 호스트컴퓨터 3 : 메인메모리
5 : 폰트메모리 7 : 시스템버스
9,21 : 패턴발생기 11 : 로컬메모리
[산업상의 이용분야]
본 발명은 아웃라인(outline)에 의해 복수의 영역으로 구획된 패턴의 도포를 수행하는 도포패턴발생장치를 이용한 패턴도포방법에 관한 것이다.
[종래의 기술 및 그 문제점]
아웃라인만이 주어진 패턴의 복수영역의 내부를 선택적으로 도포하는 방법으로서는 우수-기수법(even-odd rule)에 의한 방법이 있는 바, 이 우수-기수법에 있어서는, 먼저 장치로서 제4도에 도시된 바와 같이 생성되는 패턴크기에 맞는 크기의 제1 및 제2메모리영역(A, B)을 갖춘 로컬메모리(비트맵메모리 ; 11)와 상기 제1 및 제2메모리영역(A, B)의 내용의 기록ㆍ독출, 연산처리등을 수행하기 위한 패턴발생기(9), 이 패턴발생기(9)를 제어하기 위한 호스트 CPU(1), 이 호스트 CPU(1)에 접속된 메인메모리(3), 및 폰트메모리(5)를 구비하고 있다. 여기서, 흑백의 패턴은 비트맵메모리상에 "1", "0"의 정보로서 묘사된다.
이어, 제5도를 참조하여 상기 우수-기수법에 의한 종래의 패턴도포예를 이하에 설명한다.
먼저, 제5a도에 도시된 바와 같이 단계 1로서 상기 호스트 CPU(1)의 제어에 따라 상기 패턴발생기(9)는 상기 제1 및 제2메모리영역(A, B)을 전면적으로 클리어하게 된다. 이어, 제5b도에 도시된 바와같이 단계 2로서 상기 패턴발생기(9)는 상기 제1메모리영역(B)에 아웃라인데이터를 묘화하는 한편, 상기 제2메모리영역(B)에는 소정의 규칙을 기초로 생성된 도포를 위해 필요한 플래그데이터를 묘화하게 된다.
다음에, 제5c도에 도시된 바와 같이 단계 3으로서 상기 패턴발생기(9)는 상기 제1 및 제2메모리영역(A,B)에 묘사된 데이터를 각각 독출하여 상기 제2메모리영역(B)으로부터의 주사된 방향을 따라 인접하는 플래그데이터끼리 배타적 논리합(XOR)연산 (아웃라인 내의 도포)을 하게 된다. 이와 더불어, 상기 배타적 논리합연산의 결과와 상기 제1메모리영역(A)으로부터의 아웃라인데이터를 상기 주사방향을 따라 논리합(OR)연산을 수행(도포의 오류등에 대한 보정)하게 되고, 그 연산결과를 제2메모리영역(B)의 동일 주사선상에 기록하게 된다. 상기한 수순을 패턴에 포함된 모든 폐곡선상의 주사선에 대해 수행함으로써 제5c도의 제2메모리영역(B)에서는 완전히 도포된 패턴데이터가 얻어질 수 있다. 상기 제2메모리영역(B)에서 얻어진 완전히 도포된 패턴데이터는 호스트 CPU(1)에 의해 독출되어 메인메모리(3)등에 전송되고, 이어 새로운 패턴데이터를 생성하는 때에는 상기한 단계 1~3을 반복해서 수행하게 된다.
여기서, 문제로 되는 점은 우수-기수법에서는 제6a도에 도시된 바와 같이 주사된 방향에서 복수의 폐곡선(경계선)이 존재하는 패턴인 경우에는 제6b도에 도시된 바와 같이 도포되는 영역이 교차적으로 되어 임의의 영역의 도포를 수행하는 것이 어렵게 된다.
즉, 우수-기수법(메모리영역(A)이 아웃라인데이터, 메모리영역(B)이 플래그데이터)을 채용하고 있는 패턴발생기로 구성된 시스템에 의해 임의 영역의 도포패턴을 얻고자 하는 경우, 예컨대 제7a도의 아웃라인으로부터 도포된 패턴데이터를 얻고자 하는 경우에는 종래의 일련의 동작에서는 제7b도에 도시된 패턴데이터로 되어 버리지만, 여러개의 세그멘트(1개의 폐쇄된 패턴)단위로 처리하면서 호스트 CPU가 개재함으로써 제7c도에 도시된 패턴데이터를 얻는 것이 가능하게 된다.
여기서, 제8도를 참조하여 그 처리수순을 이하에 설명한다.
먼저, 제8a도에 나타낸 바와 같이 단계(1)로서 상기 호스트 CPU(1)의 제어에 따라 패턴발생기(9)는 전면 클리어된 제1 및 제2메모리영역 (B)에다 제7a도에 도시된 세그멘트(101,105)의 아웃라인데이터 및 플래그데이터를 각각 묘화하게 된다. 그리고서, 상기한 바와 같은 도포처리를 수행한 다음 제1메모리영역(A)에는 아웃라인데이터가 작성됨과 더불어, 제2메모리영역(B)에는 도포된 패턴데이터가 작성되게 된다.
그리고, 상기 호스트 CPU(1)는 제2메모리영역(B)내의 도포된 데이터를 독출해서 호스트 CPU(1)측의 메인메모리(3)에 전송하게 된다.
다음에, 제8b도에 도시된 바와 같이 단계 2로서 패턴발생기(9)는 상기 제1 및 제2메모리영역(A, B)을 전면 클리어한 다음, 제7a도에 도시된 세그멘트(103)의 아웃라인데이터와 플래그데이터를 제1 및 제2메모리영역(A,B)에 각각 묘화하여 도포처리를 수행하게 되고, 이후 제2메모리영역(B)의 도포된 패턴데이터가 단계1과 동일하게 호스트 CPU(1)측의 메인메모리(3)로 전송된다. 그리고, 상기 메모리(3)에서는 상기 전송되는 도포된 데이터와 단계 1에서 이미 기록되어 있는 도포된 데이터와의 논리합(OR)이 수행되어 기록된다.
이어, 제8c도에 도시된 바와 같이 단계 3으로서 패턴발생기(9)는 상기 단계 2의 결과를 클리어하기 위해 상기 제1 및 제2메모리영역(A, B)을 전면 클리어한 다음, 제7a도에 도시된 모든 세그멘트의 아웃라인데이터 및 플래그데이터를 제1 및 제2메모리영역(A, B)에 각각 묘화하게된다. 그리고, 이 단계 3에서는 도포데이터가 필요하지 않기 때문에 도포처리는 수행되지 않게 되고, 상기 제1메모리영역(A)의 아웃라인데이터만이 호스트 CPU(1)측의 메인메모리(3)로 전송되며, 이 전송된 아웃라인데이터와 단계 2에서 이미 기록되어 있는 도포된 데이터와의 논리합(OR)이 수행되어 그 결과가 메인메모리(3)에 기록된다.
즉, 이상의 단계 1~3의 동작에 의해 요구되는 제7c도와 동일한 도포된 데이터가 메인메모리(1)에서 얻어지게 된다.
이러하 방법에 의하면, 임의의 패턴을 자유롭게 도포할 수 있지만, 패턴의 형성에 있어서, 빈번하게 호스트 CPU의 개재를 필요로 하기 때문에 아무래도 처리시간이 길어지게 된다는 문제점이 있었다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 적은 하드웨어양으로 범용성이 있는 도포패턴을 고속으로 얻을 수 있는 도포패턴발생장치를 이용한 패턴도포방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명은, 여러 종류의 아웃라인데이터를 기초로 그 아웃라인의 임의 내부가 도포된 패턴을 얻기 위한 패턴도포방법에 있어서, (a) 제1메모리영역(A)에 최초의 아웃라인데이터를 묘화하는 한편, 제2메모리영역(B)에 그 최초의 아웃라인의 도포를 위한 플래그데이터를 묘화하는 단계와, (b) 상기 제1 및 제2메모리영역(A, B)에 묘화된 데이터를 독출하여 상기 제2메모리영역(B)으로부터의 미리 결정된 주사선방향을 따라 인접하는 플래그데이터끼리 상기 주사선방향을 따라 배타적 논리합(XOR)연산함과 더불어, 상기 배타적 논리합연산의 결과와 상기 제2메모리영역(B)으로부터의 아웃라인데이터와의 소정의 논리연산을 상기 주사선방향을 따라 모든 폐곡선상의 주사선에 대해 수행함으로써 상기 아웃라인내부가 도포딘 패턴데이터를 얻는 단계, (c) 상기 단계(b)에서의 논리연산동작과 병행하여 상기 제2메모리영역(B)의 내용을 클리어하는 단계, (d) 상기 단계(b)에서 얻어진 도포된 패턴데이터를 상기 제1메모리영역(A)에 기록하는 단계, (e) 후속의 아웃라인데이터를 상기 도포된 패턴데이터가 기록된 제1메모리영역(A)에 더 기록함과 더불어, 상기 후속의 아웃라인데이터의 플래그데이터를 상기 클리어된 제2메모리영역에 묘화하는 단계, (f) 상기 제1 및 제2메모리영역에 묘화된 데이터를 독출하여 상기 제2메모리영역으로부터의 미리 결정된 주사선방향을 따라 인접한 상기 후속의 아웃라인데이터의 플래그데이터끼리 상기 주사선방향을 따라 배타적 논리합(XOR)연산함과 더불어, 상기 배타적 논리합연산의 결과와 상기 제1메모리영역(A)으로부터의 도포된 패턴데이터와의 소정의 논리연산을 상기 주사선방향을 따라 모든 폐곡선상의 주사선에 대해 수행함으로써 상기 아웃라인의 내부도 도포된 패턴데이터를 얻는 단계, (g) 상기 단계(f)에서 얻어진 도포된 패턴데이터를 상기 제1메모리영역(A)에 기록하는 단계, 및 (h) 상기단계(e)~(g)를 소정횟수 만큼 수행함으로써 임의 내부가 완전히 도포된 패턴을 얻는 단계를 구비하여 이루어진 것을 특징으로 한다.
[작 용]
상기와 같이 이루어진 본 발명은, 2개의 메모리영역(A, B)만으로 패턴을 그 요소마다 잘라붙여 적절하게 도포를 수행할 수 있다. 따라서, 호스트 CPU의 개재를 최소한으로 억재하여 자유로운 임의 영역의 도포를 우수-기수법에 의해 고속으로 수행할 수 있다.
[실시예]
이하 예시도면을 참조하여 본 발명에 따른 1실시예를 상세히 설명한다. 제1도에는 본 발명을 실시한 패턴의 도포를 수행하는 도포패턴발생장치가 도시되어 있는 바, 이 장치의 개략적인 구성은 제4도에 도시된 구성과 동일하지만, 호스트 CPU(1)와 패턴발생기(21)의 동작기능이 이하에 상세하게 설명되는 바와 같이 다르게 되어 있다.
즉, 본 실시예 장치는 상기 임의 영역의 도포처리를 기본적인 호스트 CPU의 개재없이 패턴발생기(21)와 로컬메모리(11)의 사이에서 하드웨어적으로 고속으로 수행하도록 된 것으로, 그 패턴도포방법을 이하에 제2도를 이용하여 순서에 따라 설명하기로 하는데, 도포패턴의 예는 제7c도에 도시된 예를 이용한다.
1) 먼저 단계 1에서, 호스트 CPU(20)로부터의 클리어명령을 수취한 패턴발생기(21)에 의해 제1 및 제2메모리영역(A, B)이 전면 클리어된다.
2) 다음에 단계 2에서, 호스트 CPU(20)로부터의 명령을 수취한 패턴발생기(21)는 상기 클리어된 제2메모리영역(A, B)에다 제7a도에 도시된 세그멘트(101,105)의 아웃라인데이터를 묘화하고, 제2메모리영역(B)에다 세그먼트(101,105)의 플래그데이터를 묘화한다.
3) 다음에 단계 3에서, 호스트 CPU(1)로부터의 도포명령을 수취한 패턴발생기(21)는 도포처리로서 상기 제1 및 제2메모리영역(A, B)에 묘화된 데이터를 각각 독출하여 상기 제2메모리영역(B)으로부터의 주사선방향을 따라 인접하는 플래그데이터끼리 배타적 논리합(XOR)연산(즉, 아웃라인내부의 도포처리)함과 더불어, 상기 배타적 논리합연산의 결과와 상기 제1메모리영역(A)으로부터의 아웃라인데이터를 상기 주사선방향을 따라 논리합(OR)연산을 수행(도포의 오차등의 보정)하게 된다. 그리고, 본 실시예장치에서는 그 연산결과를 연산이 종료된 제1메모리영역(A)의 동일 주사선상에 기록하게 되고, 이와 더불어 상기 주사선상의 연산이 종료된 제2메모리영역(B)의 플래그데이터를 클리어하게 된다. 또, 패턴에 포함된 모든 폐곡선상의 주사선에 대해 상기 수순으로 도포처리를 수행함으로써 상기 제1메모리영역(A)에서는 제7a도에 도시된 세그멘트(101,105)가 도포된 패턴데이터를 얻을 수 있게 된다.
또, 상기 도포연산처리를 수행하는 연산기(22)로서는 제3도에 도시된 바와 같은 구성이 이용될 수 있다.
4) 다음에 단계 4에서, 호스트 CPU(20)로부터의 명령을 수취한 패턴발생기(21)는 제1메모리영역(A)에다 상기 단계 3에서 얻어진 도포된 패턴데이터에 중복 기록하는 것에 의해 제7a도에 도시된 세그멘트(103)의 아웃라인데이터를 묘화함과 더불어, 상기 단계 3에서 이미 클리어되어 있는 제2메모리영역(B)에 상기 세그멘트(103)의 플래그데이터를 묘화하게 된다.
5) 다음에 단계 5에서, 호스트 CPU(20)로부터의 도포명령을 수취한 패턴발생기(21)는 상기한 도포처리와 동일한 처리를 수행하여 그 연산결과를 연산종료된 제1메모리영역(A)의 동일 주사선상에 기록함과 더불어, 상기 주사선상의 연산이 종료된 제2메모리영역(B)의 플래그데이터를 클리어하게 된다. 그리고, 모든 폐곡선상의 주사선에 대해 도포처리를 수행하여 상기 제1메모리영역(A)에서 상기 세그멘트(101,103,105)의 도포된 패턴데이터가 얻어지게 된다.
6) 다음에 단계 6에서, 호스트 CPU(20)로부터의 아웃라인기록만의 명령을 수취한 패턴발생기(21)는 상기 제1메모리영역(A)에서 상기 세그멘트(101,103,105)의 도포된 패턴데이터에 중복 기록하는 것에 의해 모든 세그멘트의 아웃라인을 묘화하게 된다.
그 결과, 제1메모리영역(A)에서는 제7c도에 도시된 도포된 패턴데이터가 얻어지게 된다. 여기서, 호스트 CPU(20)는 상기 제1메모리영역(A)의 내용을 블록전송명령에 의해 독출하여 메인메모리(3)로 전송하게 된다.
즉, 상기 실시예의 방법 및 장치에 의하면, 복수의 폐곡선 내부의 임의 영역의 도포를 호스트 CPU에 따른 메인메모리의 개재를 극소로 억제하여 실행할 수 있게 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 2개의 메모리영역만으로 패턴을 그 요소마다 잘라붙여 적절한 도포를 수행할 수 있고, 이에 따라 호스트 CPU의 개재를 최소로 억제한 채 자유로운 영역의 도포를 우수-기수법으로 수행할 수 있어, 적은 하드웨어양만을 이용한 고속의 도포처리가 가능하게 된다.

Claims (1)

  1. 여러 종류의 아웃라인데이터를 기초로 그 아웃라인의 임의 내부가 도포된 패턴을 얻기 위한 패턴도포 방법에 있어서, (a) 제1메모리영역(A)에 최초의 아웃라인데이터를 묘화하는 한편, 제2메모리영역(B)에 그 최초의 아웃라인의 도포를 위한 플래그데이터를 묘화하는 단계와, (b) 상기 제1 및 제2메모리영역(A,BB)에 묘화된 데이터를 독출하여 상기 제2메모리영역(B)으로부터의 미리 결정된 주사선방향을 따라 인접하는 플래그데이터끼리 상기 주사선방향을 따라 배타적 논리합(OR)연산함과 더불어, 상기 배타적 논리합연산의 결과와 상기 제1메모리영역(A)으로부터의 아웃라인데이터와의 소정의 논리연산을 상기 주사선방향을 따라 모든 폐곡선상의 주사선에 대해 수행함으로써 상기 아웃라인내부가 도포된 패턴데이터를 얻는 단계, (c) 상기 단계(b)에서 논리연산동작과 병행하여 상기 제2메모리영역(B)의 내용을 클리어하는 단계, (d) 상기 단계(b)에서 얻어진 도포된 패턴데이터를 상기 제1메모리영역(A)에 기록하는 단계, (e) 후속의 아웃라인데이터를 상기 도포된 패턴데이터가 기록된 제1메모리영역(A)에 더 기록함과 더불어, 상기 후속의 아웃라인데이터의 플래그데이터를 상기 클리어된 제2메모리영역에 묘화하는 단계, (f) 상기 제1 및 제2메모리영역에 묘화된 데이터를 독출하여 상기 제2메모리영역으로부터의 미리 결정된 주사선방향을 따라 인접한 상기 후속의 아웃라인데이터의 플래그데이터끼리 상기 주사선방향을 따라 배타적 논리합(XOR)연산함과 더불어, 상기 배타적 논리합연산의 결과와 상기 제1메모리영역(A)으로부터의 도포된 패턴데이터와의 소정의 논리연산을 상기 주사선방향을 따라 모든 폐곡선상의 주사선에 대해 수행함으로써 상기 아웃라인의 내부도 도포된 패턴데이터를 얻는 단계, (g) 상기 단계(f)에서 얻어진 도포된 패턴데이터를 상기 제1메모리영역(A)에 기록하는 단계 및, (h) 상기 단계(e)~(g)를 소정 횟수 만큼 수행함으로써 임의 내부가 완전히 도포된 패턴을 얻는 단계를 구비하여 이루어진 것을 특징으로 하는 패턴도포방법.
KR1019910011231A 1990-07-03 1991-07-03 도포패턴발생장치를 이용한 패턴도포방법 KR950006476B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2174374A JP2982973B2 (ja) 1990-07-03 1990-07-03 パターン塗り潰し方法
JP02-174374 1990-07-03

Publications (2)

Publication Number Publication Date
KR920003543A KR920003543A (ko) 1992-02-29
KR950006476B1 true KR950006476B1 (ko) 1995-06-15

Family

ID=15977499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011231A KR950006476B1 (ko) 1990-07-03 1991-07-03 도포패턴발생장치를 이용한 패턴도포방법

Country Status (5)

Country Link
US (1) US5386502A (ko)
EP (1) EP0464794B1 (ko)
JP (1) JP2982973B2 (ko)
KR (1) KR950006476B1 (ko)
DE (1) DE69132756T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332165B2 (ja) * 1992-08-08 2002-10-07 株式会社リコー 画像処理装置
US5671345A (en) * 1995-06-06 1997-09-23 Apple Computer, Inc. System and method for intercepting and reconstructing graphics management tool marking instructions
US5600768A (en) * 1995-06-06 1997-02-04 Apple Computer, Inc. Image generation with dynamically consolidated list of image data
JP4100945B2 (ja) * 2002-03-27 2008-06-11 富士通株式会社 図形描画装置
US7106332B2 (en) * 2003-03-25 2006-09-12 Mitsubishi Electric Research Laboratories, Inc. Method for converting two-dimensional pen strokes to distance fields
US7030881B2 (en) * 2003-03-25 2006-04-18 Mitsubishi Electric Research Laboratories, Inc. Method for converting two-dimensional objects to distance fields
US20060103857A1 (en) * 2004-11-17 2006-05-18 Lexmark International, Inc. Method of reducing a consumption of imaging substance when forming an image

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2641708C3 (de) * 1976-09-16 1980-02-21 Paul 6456 Langenselbold Gutermuth Unterdecke, insbesondere für gewerbliche Küchen, Schlachthauser, Waschkuchen u.dgl
EP0145821B1 (en) * 1983-12-22 1988-05-11 International Business Machines Corporation Area filling hardware for a colour graphics frame buffer
JPS63135461U (ko) * 1987-02-23 1988-09-06
JPH01100590A (ja) * 1987-10-13 1989-04-18 Fujitsu Ltd 表示制御方式
CA1317041C (en) * 1987-12-24 1993-04-27 Ncr Corporation Apparatus for creating a cursor pattern by strips related to individual scan lines
JPH01196675A (ja) * 1988-01-30 1989-08-08 Toshiba Corp パターンデータ生成方式
JPH0736163B2 (ja) * 1988-08-26 1995-04-19 株式会社東芝 塗潰しパターン発生装置
US4982343A (en) * 1988-10-11 1991-01-01 Next, Inc. Method and apparatus for displaying a plurality of graphic images

Also Published As

Publication number Publication date
DE69132756D1 (de) 2001-11-15
DE69132756T2 (de) 2002-06-20
JP2982973B2 (ja) 1999-11-29
KR920003543A (ko) 1992-02-29
JPH0464182A (ja) 1992-02-28
US5386502A (en) 1995-01-31
EP0464794A3 (en) 1993-06-16
EP0464794B1 (en) 2001-10-10
EP0464794A2 (en) 1992-01-08

Similar Documents

Publication Publication Date Title
EP0327003B1 (en) Pattern data generating system
KR950006476B1 (ko) 도포패턴발생장치를 이용한 패턴도포방법
JPS6277633A (ja) プリンタ制御装置
JPS6316787B2 (ko)
JP2723237B2 (ja) ベクトルフォント再生装置
JPS5888889A (ja) 電子計算機
JPS59128662A (ja) ラスタ・ベクトル変換装置
JPS63233487A (ja) 光学的文字読取装置
JPS629435B2 (ko)
JPH03216775A (ja) スタガ格子配列型メモリの直線描画におけるアクセス方法
JPS60245085A (ja) 塗潰し処理方式
JPS62220356A (ja) プリンタ制御装置
JPS6168642A (ja) デ−タ処理方式
JPH0761057A (ja) 印刷装置
JPS6392986A (ja) パタ−ン展開方法
JP2002254722A (ja) 画像出力装置及びそれに用いられるデータ消去方法
JPH05212915A (ja) ページ・プリンタのコントローラ
JPS63243990A (ja) 文字転送方式
JPS6324475A (ja) フレ−ムメモリ制御方式
JPS63279369A (ja) 二色塗り処理方式
JPS58215689A (ja) 文字パタ−ン変形方式
JPH0322183A (ja) 直線描画制御方法
JPS59182666A (ja) バツフア方式
JPS6165372A (ja) ベクトル展開方式
JPH02248266A (ja) 印刷装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee