KR950004487A - 반도체 소자의 필드 산화막 형성방법 - Google Patents
반도체 소자의 필드 산화막 형성방법 Download PDFInfo
- Publication number
- KR950004487A KR950004487A KR1019930013400A KR930013400A KR950004487A KR 950004487 A KR950004487 A KR 950004487A KR 1019930013400 A KR1019930013400 A KR 1019930013400A KR 930013400 A KR930013400 A KR 930013400A KR 950004487 A KR950004487 A KR 950004487A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- field oxide
- forming
- semiconductor device
- nitride film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 필드 산화막을 형성하는 방법에 관하여 기술한 것으로, 반도체 소자의 제조공정 중 소자분리를 위한 필드 산화막 형성시 질화막의 일부분으로 된 셀프 스페이서를 사용하여 필드 산화막을 성장시키는 방법으로 필드 산화막을 형성하므로써, 필드 산화막의 폭을 크게 줄여 넓은 활성영역을 확보할 수 있는 반도체 소자의 필드 산화막을 형성하는 방법에 관하여 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3E도는 본 발명에 의한 필드 산화막을 형성하는 단계를 도시한 단면도.
Claims (3)
- 반도체 소자의 필드 산화막 형성방법에 있어서, 반도체 기판(11)상에 열적으로 패드 산화막(12)을 형성한후, 그 상부에 소저의 두께를 갖는 폴리실리콘(13), 질화막(14) 및 CVD 산화막(17)을 순차적으로 증착하는 단계와, 필드영역을 설정하기 위하여 마스크 공정 및 식각공정으로 상기 CVD 산화막(17)을 식각하고, 연속하여 질화막(14)의 노출된부분을 소정의 깊이로 식각하여 요홈부(18)을 형성하는 단계와, 상기 요홈부(18) 및 상기 패턴화된 CVD 산화막(17) 상부에 전반적으로 제1질화막(15)을 소정의 두께로 증착하는 단계와, 상기 제1질화막(15) 증착단계로부터 전반적으로 스페이서 식각공정을 실시하여 요홈부(18) 하부의 폴리실리콘(13)의 소정부분의 노출되도록 하되, 상기 질화막(14)의 일부분이셀프 스페이서(14a)로 형성되는 단계와, 상기 폴리실리콘(13)이 소정부분이 노출된 상태에서 셀프 스페이서(14a)를 사용하여 산화공정을 통해 필드 산화막(16)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 폴리실리콘(13)은 300~700Å, 질화막(14)은2000~3000Å, CVD 산화막(17)을 500~1000Å, 제1질화막(15)은 300~800Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 질화막(14)의 일부분인 셀프 스페이서(14a)는300~600Å 두께인 것을 특징으로 하는반도체 소자의 필드 산화막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93013400A KR960008519B1 (en) | 1993-07-16 | 1993-07-16 | Manufacturing method of semiconductor device field oxide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93013400A KR960008519B1 (en) | 1993-07-16 | 1993-07-16 | Manufacturing method of semiconductor device field oxide |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950004487A true KR950004487A (ko) | 1995-02-18 |
KR960008519B1 KR960008519B1 (en) | 1996-06-26 |
Family
ID=19359375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR93013400A KR960008519B1 (en) | 1993-07-16 | 1993-07-16 | Manufacturing method of semiconductor device field oxide |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960008519B1 (ko) |
-
1993
- 1993-07-16 KR KR93013400A patent/KR960008519B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960008519B1 (en) | 1996-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900001003A (ko) | 반도체장치의 제조방법 | |
JPH0582519A (ja) | 半導体装置の配線及びその製造方法 | |
JPH1131820A (ja) | 高ゲルマニウム含量を有するmosトランジスタゲートの製造方法 | |
KR950004487A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
US5403770A (en) | Method for forming a field oxide film in a semiconductor device | |
JP3295481B2 (ja) | アルミニウムドーパント分布の形成方法 | |
KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
KR950006994A (ko) | 반도체 소자의 비아 플러그 형성방법 | |
KR970053475A (ko) | 반도체소자의 소자분리막 제조방법 | |
JPS61120469A (ja) | 電極配線の製造方法 | |
KR940009762A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
JPS6461019A (en) | Manufacture of compound semiconductor device | |
KR960002559A (ko) | 반도체소자의 금속 배선 형성방법 | |
KR950012600A (ko) | 반도체 소자의 티타늄 실리사이드 콘택 형성방법 | |
JPH04356944A (ja) | 半導体装置およびその製造方法 | |
KR970018366A (ko) | 반도체 집적 회로 및 그 제조방법 | |
JPS59194451A (ja) | 半導体装置の製造方法 | |
JPH02234434A (ja) | 半導体装置の製造方法 | |
JPH01270270A (ja) | 半導体装置の製造方法 | |
KR980005830A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR940008125A (ko) | 엔피엔 트랜지스터 및 그 제조방법 | |
JPS5946108B2 (ja) | 半導体装置の製造方法 | |
KR960039420A (ko) | 3극 필드 에미터 제조방법 | |
KR960002640A (ko) | 반도체 소자 및 그 제조방법 | |
KR970067937A (ko) | 엠오에스(mos) 트랜지스터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050523 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |