KR970067937A - 엠오에스(mos) 트랜지스터 제조 방법 - Google Patents
엠오에스(mos) 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR970067937A KR970067937A KR1019960008479A KR19960008479A KR970067937A KR 970067937 A KR970067937 A KR 970067937A KR 1019960008479 A KR1019960008479 A KR 1019960008479A KR 19960008479 A KR19960008479 A KR 19960008479A KR 970067937 A KR970067937 A KR 970067937A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- layer
- metal layer
- silicon substrate
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 MOS트랜지스터를 제조하기 위한 방법에 관한 것으로 상기 방법은 실리콘 기판상에 희생 산화막 및 실리콘 질화막을 형성시키고, 패터닝시키는 단계와 상기 희생 산화막 및 실리콘 질화막의 패턴을 통하여 노출된 상기 실리콘 기판상에 소자 영역 분리용 필드 산화막(Fox)을 형성시키는 단계와, 상기 필드 산화막 사이에 잔존하는 희생 산화막 및 실리콘 질화막을 제거한 후 게이트 산화막을 형성시키는 단계와, 상기 게이트 산화막상에 다결정 실리콘으로 이루어진 게이트 전극을 형성시키고 패터닝시키는 단계와, 상기 게이트 전극의 패턴을 통하여 노출된 상기 실리콘 기판상에 도펀트를 주입시켜서 소오스 영역 및 드레인 영역을 형성시키고 저온 산화막을 형성시키는 단계와 상기 저온 산화막상에 베리어 메탈층을 형성시키는 단계와 상기 베리어 메탈층상에 드레인용 전극 및 소오스용 전극으로 작용하는 메탈층을 형성시키는 단계로 이루어지며 이에 의해서 상기 메탈층의 조성 물질이 고온 공정하에서 상기 확산층를 경유하여 상기 실리콘 기판으로 확산되는 것을 방지시키고 또한 상기 확산층의 도펀트가 상기 메탈층으로 확산되는 것을 방지시켜서 전기적 쇼트 현상 또는 주설 전류 발생을 방지시키며 그 결과 MOS 트랜지스터의 성능을 향상시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 MOS 트랜지스터를 도시한 단면도
Claims (4)
- 실리콘 기판(21)상에 희생 산화막 및 실리콘 질화막을 형성시키고, 패터닝시키는 단계와 상기 희생 산화막 및 실리콘 질화막의 패턴을 통하여 노출된 상기 실리콘 기판(21)상에 소자 영역 분리용 필드 산화막(21a)을 형성시키는 단계와 상기 필드 산화막(21a) 사이에 잔존하는 희생 산화막 및 실리콘 질화막을 제거하는 단계와 상기 필드 산화막(21a)사이에 노출된 상기 실리콘 기판(21)상에 게이트 절연막(25a)을 형성시키는 단계와 상기 게이트 절연막(25a)상에 다결정 실리콘으로 이루어진 게이트 전극(25)을 형성시키고 패터닝시키는 단계와 상기 게이트 전극(25)과 상기 필드 산화막사이의 패턴을 통하여 노출된 상기 실리콘 기판(21)상에 도펀트를 주입시켜서 소오스 영역 및 드레인 영역의 확산층(22)을 형성시키고 저온 산화막(25b)을 형성시키는 단계와 상기 저온 산화막(25b)상에 배리어 메탈층(23)을 형성시키는 단계와 상기 베리어 메탈층(23)상에 드레인용 전극 및 소오스용 전극으로 작용하는 메탈층(24)을 형성시키는 단계로 이루어진 것을 특징으로 하는 MOS트랜지스터의 제조 방법.
- 제1항에 있어서 상기 베리어 메탈층(23)은 스퍼터링 증착 공정에 의하여 형성되는 것을 특징으로 하는 MOS트랜지스터의 제조 방법.
- 제2항에 있어서 상기 베리어 메탈층(23)은 티타늄 조성의 제1층(23a) 및 티타늄 질화물 조성의 제2층(23b)으로 이루어져 있는 것을 특징으로 하는 MOS트랜지스터의 제조 방법.
- 제3항에 있어서 상기 베리어 메탈층(23)의 제1층(23a)은 300Å 내지 500Å의 두께로 형성되고 상기 제2층(23b)은 적층 두께로 형성되는 것을 특징으로 하는 MOS트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960008479A KR970067937A (ko) | 1996-03-27 | 1996-03-27 | 엠오에스(mos) 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960008479A KR970067937A (ko) | 1996-03-27 | 1996-03-27 | 엠오에스(mos) 트랜지스터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970067937A true KR970067937A (ko) | 1997-10-13 |
Family
ID=66216455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960008479A KR970067937A (ko) | 1996-03-27 | 1996-03-27 | 엠오에스(mos) 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970067937A (ko) |
-
1996
- 1996-03-27 KR KR1019960008479A patent/KR970067937A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747373A (en) | Nitride-oxide sidewall spacer for salicide formation | |
| JP4173629B2 (ja) | シリコンカーバイドに設けた自己整合パワー電界効果トランジスタ | |
| JP2509518B2 (ja) | チタニウムシリサイドコンタクト製造方法 | |
| JPH09129752A (ja) | Ｃｍｏｓ集積回路の製造方法 | |
| JPH1131820A (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| US5731240A (en) | Manufacturing method for semiconductor depositing device | |
| KR960032777A (ko) | 전계효과형 반도체 장치 및 그 제조방법 | |
| KR930020581A (ko) | 콘택 홀(contact hole)구조 및 제조방법 | |
| KR970067937A (ko) | 엠오에스(mos) 트랜지스터 제조 방법 | |
| US5734194A (en) | Semiconductor device and method of making | |
| JPH065852A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| KR100350760B1 (ko) | 바이폴러 영역 및 ｍｏｓ 영역사이에 두께가 다른 분리 영역을 가지는 반도체 집적 ｂｉ－ｍｏｓ 회로 및 그 제조공정 | |
| KR100273225B1 (ko) | 반도체소자의금속확산방지막형성방법 | |
| JPS61150376A (ja) | 半導体装置 | |
| KR100206957B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| KR970067713A (ko) | 엠오에스(mos)트랜지스터 제조 방법 | |
| JPH02277246A (ja) | 薄膜トランジスタの製造方法 | |
| KR100307540B1 (ko) | 반도체소자의 제조방법 | |
| KR970013103A (ko) | 모스(MOS) 트랜지스터의 샐리사이드(Salicide) 형성방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR970072084A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR960039420A (ko) | 3극 필드 에미터 제조방법 | |
| KR950015642A (ko) | 반도체장치의 금속배선 형성방법 | |
| KR980005887A (ko) | 모오스 트랜지스터의 제조방법 | |
| JPH10233512A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |