KR950000693B1 - 다층 유리 세라믹 기판의 제조방법 - Google Patents

다층 유리 세라믹 기판의 제조방법 Download PDF

Info

Publication number
KR950000693B1
KR950000693B1 KR1019920006137A KR920006137A KR950000693B1 KR 950000693 B1 KR950000693 B1 KR 950000693B1 KR 1019920006137 A KR1019920006137 A KR 1019920006137A KR 920006137 A KR920006137 A KR 920006137A KR 950000693 B1 KR950000693 B1 KR 950000693B1
Authority
KR
South Korea
Prior art keywords
glass
powder
green sheet
glass powder
ceramic
Prior art date
Application number
KR1019920006137A
Other languages
English (en)
Other versions
KR920019708A (ko
Inventor
히로시 가메자끼
마사또 와까무라
기시오 요꼬우찌
노부오 가메하라
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR920019708A publication Critical patent/KR920019708A/ko
Application granted granted Critical
Publication of KR950000693B1 publication Critical patent/KR950000693B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B38/00—Porous mortars, concrete, artificial stone or ceramic ware; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

내용 없음.

Description

다층 유리 세라믹 기판의 제조방법
제 1 도는 다층 기판의 구조를 나타내는 다이어그램.
제 2 도는 단일층의 녹색 시트에 대한 소성 수축율을 증대시키기 위한 본 발명의 원리를 설명하는 다이어그램.
제 3a 도는 세라믹 입자, 낮은 유화점을 갖는 유리 입자 및 중공의 유리 미소구를 구비한 녹색 쉬트의 소성을 설명하는 다이어그램.
제 3b 도는 세라믹 입자, 낮은 유화점을 갖는 입자, 중공의 유리 미소구 및 다공성의 유리 파우더를 구비한 녹색 쉬트의 소성을 설명하는 다이어그램.
제 4 도는 제 1 실시예에서 마련된 녹색 쉬트의 감소반응을 나타내는 다이어그램.
제 5 도와 제 6 도는 제 2 실시예에서 마련된 녹색 쉬트의 감소반응을 나타내는 다이어그램.
제 7 도는 통상적인 다층 세라믹 기판의 크랙킹 및 박리의 발생을 설명하는 다이어그램.
본 발명은 층의 소성 수축율을 제어하여 층간의 박리를 제거한 다층 유리 세라믹(Glass ceramic)기판의 제조방법에 관한 것이다.
정보 처리기(CPU)는 작은 크기와 대규모 저장 용량을 갖고서 많은 양의 정보를 신속히 처리하도록 설계되어진다. 또한 반도체 장치들은 고 패키지(package) 밀도로서 조립되어 그 결과로서 LSI와 VLSI 등의 밀도있게 배치된 다수의 반도체 소자들로서 설비되어진다.
이들 장치내에서 이들의 반도체 소자를 탑재하는 회로판으로서는, 당초 유리 에폭시(Glass epoxy)로 구성되는 다층 인쇄회로판이 사용되었다. 그러나, 최근에 반도체 장치의 집적도가 증가됨에 따라 각 반도체 칩마다 발생되는 열은 10W이상이 되어, 다층 인쇄 회로판이 내열성이 우수한 세라믹 기판으로서 대체 되어졌다.
초기에, 세라믹 기판의 구성재료로서 알루미나(Alumina : Al2O3) 세라믹이 사용되었고 배선패턴 형성의 금속재료로서 텅스텐(W)이 사용되었다.
이러한 장치에 의해 처리되거나 전송된 신호 주파수는 MH2정도의 주파수에 이르고, 정보처리 및 광통신의 증대된 속도에 따라 이미 실용화되어져서, 저 손실의 세라믹 기판과 낮은 전기저항의 도체 재료가 요구되었다.
이에 대해, 구리(Cu)가 낮은 전기저항의 도체 재료로 바람직하지만, 1084℃ 정도의 낮은 융점을 갖기 때문에, 구리는 1400℃ 이상의 소성 온도를 요구하는 녹색 쉬트(Green Sheet)와 알루미나 세라믹으로 구성되는 다층 회로기판의 배선을 배치하는 재료로서 사용될 수 있다.
따라서, 낮은 소성 온도를 요구하는 유리 세라믹이 사용되어진다.
보다 상세하게, 유리 세라믹은 1000℃보다 크지 않은 낮은 소성 온도를 요구하여 도전율이 양호한 금(Au)과 구리(Cu)와 같은 금속재료를 사용할 수 있다.
유리 세라믹의 대표적인 예들은 알루미나 파우더와 보로실리케이트(boro silicate) 유리로 이루어진다. 유리 세라믹의 사용은 다음의 이유로 인해 유효하다. 보로실리케이트 유리의 유전율이 약 4정도로 낮기 때문에, 얻어진 합성 물질의 복합 유전율은 5∼7의 범위로 알루미나 세라믹(약 10)보다 더 낮으므로, 신호지연시간을 단축할 수 있게 한다.
그럼에도 불구하고, 신호 전송의 증가된 속도에 비례하여 기판의 복합유전율을 더 감소시키는 것이 필요하게 된다. 따라서, 보로실리케이트 유리의 일부가 중공의 실리카(silica)파우더로서 대체되어진다.
즉, 중공의 실리카 파우더의 사용은 공기의 유전율이 1이기 때문에 복합 유전율의 감소를 더 감소시킨다.
그러나, 유리 세라믹의 기계적 강도는 만족스럽지 않다. 예로서, 그것의 굽힘강도는 150-200㎫ 정도로, 알루미나 세라믹보다 낮다. 그 결과로서 얻어진 유리 세라믹의 기계적 강도는 보로실리케이트 유리 성분의 일부를 중공의 실리카 파우더로 대체하는 경우에 더 감소되기 때문에, 유리 세라믹이 쉽게 파손될 수 있다.
이러한 문제를 해결하기 위하여, 즉 최종의 다층 유리 세라믹 기판의 기계적 강도를 향상하기 위하여, 다층 유리 세라믹 기판중 신호선의 패턴을 형성하는 신호층을 중공의 실리카 파우더를 포함하는 유리 세라믹으로부터 형성하고, 신호품질에 영향을 미치지 않는 최상층과 최하층의 기판의 다른 층을 중공의 실리카 파우더가 없는 유리 세라믹으로부터 형성하는 것으로 이루어지는 방법이 제안되었다.
그러나, 이 경우에 있어서, 다층 유리 세라믹 기판은 조성이 다른 층들로 구성되어, 신호층과 대응하는 녹색 쉬트의 소성시에 기판의 상층과 하층 사이에 박리를 일으키게 되는데, 이는 조성이 다른 이들층의 소성 수축율의 차이에 기인한다.
따라서, 본 발명의 목적은 이 문제를 해결하기 위한 것이다.
본 발명에 따르면, 주성분으로서 유리 파우더와 세라믹 파우더를 포함하는 녹색 쉬트들을 형성하고, 이 녹색 쉬트들을 적층한 후에, 소성하여 유리 세라믹을 형성하는 것으로서, 적어도 1개의 녹색 쉬트가 상기 유리 파우더의 일부로서 다공성 유리 파우더를 포함하는 다층 유리 세라믹 기판의 제조방법이 제공되어진다.
본 발명은 또한 ⅰ) 주성분으로서 세라믹 파우더와 중공의 유리구(glass sphere) 및 다공성 유리 파우더를 포함하는 제 1 녹색 쉬트들을 형성하고, ⅱ) 각 제 1 녹색 쉬트상에 상호접속층을 형성하고, ⅲ) 상호접속층과 제 1 녹색 쉬트를 적층하되, 적층된 쉬트와 층이 "신호층"으로 정의되는 단계(A)와, 주성분으로서 세라믹 파우더와 유리 파우더를 포함하는 상측과 하측의 녹색 쉬트 사이에 상기 신호층을 삽입하는 단계(B)와, 상기 삽입된 신호층을 소성하여 다층 유리 세라믹 기판을 형성하는 단계(C)로 구성되는 다층 유리 세라믹 기판의 제조방법을 제공한다.
상기의 문제점은 주로 세라믹 파우더, 유리 파우더, 중공의 글래스 미소구(microsphere) 및 다공성의 유리 파우더로 구성되는 녹색 쉬트를 형성하고 ; 녹색 쉬트상에 배선을 배치하는 패턴을 형성하고 이 녹색 쉬트를 적층하여 적층된 신호층을 형성하고 ; 주로 유리 파우더와 세라믹 파우더로 구성되는 녹색 쉬트 사이에 신호층을 삽입하여 층들을 일체화하며 ; 이 일체화된 층들을 소성하는 단계로 구성되는 다층 유리 세라믹 기판의 제조방법에 의해 해결될 수가 있다.
본 발명의 방법에 있어서, 다공성의 유리 파우더는 조성이 다른 유리 세라믹으로 이루어진 녹색 쉬트의 소성 수축율의 상호 일치 및 조정을 위해 사용된다.
보다 상세하게, 다공성의 유리 파우더는 요철이 크고 표면적이 크기 때문에, 다공성의 유리 파우더를 포함하는 층은 소성중에 높은 수축도를 갖는다. 그러므로, 녹색 쉬트의 소성 수축율은 수축율이 증가되는 방법으로 혼합되도록 다공성의 유리 파우더들의 양을 제어하는 것에 의해 조정될 수 있다.
그래서, 다공성의 유리 파우더의 양은 소정중에 상측과 하측의 녹색 쉬트의 수축과 상기 제 1 녹색 쉬트의 수축이 필적하도록 선택된다. 그래서, 소정중에 상기 상측과 하측의 녹색 쉬트의 크랙킹(cracking) 및 박리를 방지할 수 있다.
본 발명에 있어서, 실리카(Sio2)는 우수한 전기적 특성을 가지며 절연저항과 전기적 유전 파괴 저항이 감소하지 않으므로 다공성의 유리 파우더 물질로서 적절히 사용된다.
본 발명에서, 졸-겔(sol-gel) 공정에 의해 얻어진 고순도의 다공성 유리 파우더를 저소성 수축율의 녹색 쉬트에 가하여 신호층을 형성하고 신호층을 형성하는 녹색 쉬트의 소성 수축율을 증가시킨다.
제 1 도는, 상술된 바와같이 5층의 녹색 쉬트로 이루어진 다층 회로기판의 구조를 도시한 단면도이다.
보다 상세하게, 3층의 녹색 쉬트, 즉 제 1 층 1, 제 2 층 2 및 제 3 층(3)은 중공의 실리카구를 포함하는 유리 세라믹 녹색 쉬트로부터 형성되며, 신호 배치 배선(4)들은 제 2 및 제 3 층의 녹색 쉬트(2), (3)의 표면상에 패턴되어진다.
녹색 쉬트의 상측층(5)과 녹색 쉬트의 하측층(6)을 중공실리카 파우더가 없는 유리 세라믹 녹색 쉬트로부터 형성하며, 그라운드층(groud layer)(7)을 제 1 층(1)과 상측층(5) 사이에 또는 제 3 층(3) 및 하측층(6) 사이에 패턴하고 나서, 이들층들을 일체화하여 적층된 녹색 쉬트를 제공하며, 적층된 녹색 쉬트를 소성하여 우수한 전송 특성을 갖는 다층 기판을 제공한다.
그러나, 다층 유리 세라믹 기판을 다른 물질들로 형성하면, 중공의 실리카 파우더를 포함하고(제 1 내지 제 3 층 1-3)중공의 실리카 파우더를 포함하지 않는(상측층 5와 하측층 6) 녹색 쉬트의 소성 수축율의 차이로 인해 박리가 발생되기 쉽다. 이러한 경향은 기판의 표면적이 증가됨에 따라 훨씬 더 현저해진다.
이러한 문제를 해결하는 본 발명의 원리를 제 2 도를 참조하여 설명한다.
신호층(8)의 녹색 쉬트는 주로 세라믹 파우더, 유리 파우더 및 중공의 글래스 미소구로 이루어진 물질로부터 형성되어, 신호층(8)에 대해 녹색 쉬트를 소결하는 것에 의해 형성된 유리 세라믹층의 유전율을 감소시킨다. 중공의 유리 미소구(microspheres)는 구형상을 갖는 다른 파우더들의 것보다 훨씬 더 큰 입자 크기를 갖으며 소성 온도에서 조차 중공구조로서 남게 된다. 그러므로, 중공의 유리 미소구로 이루어진 녹색 쉬트는 약 12%정도로 낮은 소성 수축율을 갖는다.
신호층(8)의 녹색 쉬트 위와 아래에 배치되고 주로 세라믹 파우더 및 유리 파우더로 이루어진 유리 세라믹층(9)(이하에서 간단히 강화층이라 한다)은 약 16% 정도로 높은 소성 수축율을 갖는다.
본 발명에서, 신호층(8)에 대한 녹색 쉬트는 부가적인 성분으로서 다공성의 유리 파우더가 첨가되고 주로 세라믹 파우더, 유리 파우더 및 중공의 유리 미소구로 구성되는 상술한 통상의 물질로부터 형성되어 약 16% 정도로 소성 수축율을 증가시켜(종래 값 12%로부터) 강화층(9)에 대한 값과 그 값을 일치시킴으로써, 본 발명에 의해 박리의 문제점이 해결될 수 있다.
제 3a 도는 이 원리를 도식적으로 보여준다. 알루미나 입자(11)로 보로실리케이트 유리 입자(12) 및 중공의 유리 미소구(13)로 이루어진 녹색 쉬트가 소성될 때, 보로실리케이트 유리 입자(12)는 알루미나 입자(11)와 중공의 유리 미소구(13)가 확산되어지는 매트릭스(matrix)를 형성하기 위하여 융해되거나 유화되어진다. 이점에서, 녹색 쉬트에서의 중공의 유리 미소구의 존재는 쉬트의 수축을 최소화한다.
신호층에 대한 녹색 쉬트가 알루미나 입자(11), 보로실리케이트 유리 입자(12) 및 중공의 유리 미소구(13)에 부가하여 다공성의 실리카 입자(14)로 구성되는 경우, 제 3b 도 또는 제 4 도에 도시된 바와같이 소성중에 큰 수축을 갖는 다공성의 실리카 입자(14)는 제 5 도에 도시된 바와같이, 중공의 유리 미소구(13)의 낮은 수축율을 보상할 수 있다. 그러므로, 최종 녹색 쉬트의 전체 소성 수축율은 제 6 도에 도시된 바와 같이 알루미나 입자(11)와 보로실리케이트 입자(12) 및 유리된 중공의 미소 유리구(13)로 이루어지는 녹색 쉬트의 것과 일치될 수 있다.
다공성의 유리 입자의 대표적인 예는 졸-겔 방법에 의해 얻어진 것들, 즉 물 유리와 알콜을 반응시켜 수화(hydrate) 옥사이드 졸(oxide sols)을 얻는, 겔을 가열하는 것에 의해 제조되어지는 메톡시 실리케이트[si(OCH3)4]와 에톡시 실리케이트[Si(OC2H5)4]와 같은 실리콘 알콕사이드를 가수분해하여 졸을 탈수(dehydration)시켜 겔을 형성하고 나서 가열하여 비정질 SiO2를 형성하여 얻어진 것들을 포함한다. 다공성의 실리키는 실리카 미세 입자의 집합체이며 소성중에 구멍에 비례하여 높은 수축율을 갖는다. 또한 다공성의 유리는 나트륨을 유리 매트릭스중에 확산되어지는 유리를 형성하고 난후 나트륨상을 여과하는 것에 의해 제조될 수 있다.
본 발명에서 사용된 세라믹 입자는 얻어진 기판의 기계적 강도를 개선하고 유리를 안정화(또는 유리의 결정화를 방지)하기 위하여 녹색 쉬트에 첨가되어진다. 그것의 대표적인 예는 알루미나와 멀라이트(mullite)와 같은 알루미나형이다. 더우기, 소성 온도에서 유화되지 않은 실리카 같은 유리를 사용하는 것이 가능하다. 세라믹 입자의 입자 크기는 본 발명에서 임계적이지 않으나, 통상 2㎛ 내지 3㎛의 입자 크기가 사용되어진다. 혼합될 세라믹(알루미나 등) 입자의 양은 세라믹 입자 또는 고유화점 유리 입자, 중공의 유리 미소구, 유리 입자 및 다공성의 유리 입자로 이루어진 녹색 쉬트의 유리 세라믹 성분을 제조하기 위해 무기물질의 총중량을 근거하여 10%-70중량%의 범위에 있고, 세라믹 입자의 일부는 중공의 유리 미소구로 대체되어진다. 혼합될 중공의 유리 미소구 양의 상한선은 무기물질의 총중량을 근거하여 40중량% 정도에 있다.
중공의 유리 미소구는 녹색 쉬트를 소결하는 것에 의해 얻어진 유리 세라믹층의 유전율을 감소하기 위한 물질에 첨가되어진다.
그것의 크기는 바람직하게는 가능한한 적어야 하며, 약 10㎛ 보다 적지 않은 입자 크기를 갖는 것들은 시장에서 쉽게 입수가능하다.
낮은 유화점 유리는 소성 온도보다 높지 않은 온도에서 유화될 수 있는 유리이고, 본 발명에서 이용 가능한 그것의 대표적인 예는 약 800℃의 유화점을 갖는 보로실리케이트 유리이다. 낮은 유화점 유리의 양은 세라믹 입자와 중공의 유리 미소구와는 다른 무기 물질(30 내지 90중량%)이 잔존하는 부분의 거의 절반이며, 일반적으로 다공성의 유리 파우더와 균형을 이룰 수 있도록 약 15 내지 50중량%에 해당된다.
낮은 유화점 유리 입자와 본 발명에서 이용가능한 다공성 유리 입자는 통상 2 내지 3㎛의 입자 크기를 갖는다.
본 발명에 따르면, 무기 물질로 혼합되어지는 다공성의 유리 파우더 양은 세라믹 입자와 낮은 유화점 유리 입자로 구성되고 중공의 유리 미소구를 포함하지 않는 녹색 쉬트와 세라믹 입자와, 낮은 유화점 유리입자, 중공의 유리 미소구 및 다공성의 유리 파우더로 구성되는 녹색 쉬트의 소성 수축율의 차이가 예로서, 300㎜의 크기를 갖는 쉬트에 대해 결정되는 바와같이, 바람직하게는 ±0.5%보다 높지 않은, 좀더 바람직하게는 ±0.2%보다 높지 않도록 결정되어진다.
주목할 것은, 유전율이 보로실리케이트 유리에 대해서는 4.6이고 알루미나에 대해서는 10이며, 다공성 실리카에 대해서는 3.8이고, 중공의 유리 미소구에 대해서는 약 1.3이라는 것이다. 통상적인 유리 세라믹 기판은 알루미나와 보로실리케이트 유리 및 실리카 유리를 구비하며, 5 내지 6의 유전율을 갖는다. 중공의 유리 미소구를 포함하는 기판은 상술된 성분들에 부가하여 약 4 내지 2.5의 유전율을 갖는다.
본 발명의 방법에 따르면, 다층 유리 세라믹 기판은 세라믹 입자와 낮은 유화점 유리 입자, 중공의 유리미소구와 다공성의 유리 파우더의 혼합체에 결합제(binder), 용제(solvent) 및/또는 가소제(plasticizer)와 같은 부가물을 첨가하여 얻어진 혼합물을 혼련하여 슬러리(slurry)를 형성하고 그 슬러리를 녹색 쉬트로 형성하고 ; 그 녹색 쉬트상에 배선을 배치하는 신호를 패터닝하고나서 녹색 쉬트를 적층하여 하나의 신호층을 형성하고 ; 주로 세라믹 입자와 유리 입자로 구성되는 녹색 쉬트를 별개로 형성하고 ; 얻어진 상측과 하측의 녹색 쉬트 사이에 적층된 신호층을 삽입하여 이들층을 일체화하며 ; 얻어진 적층을 소성하는 것에 의해 제조될 수 있다.
소성은 사용된 도체 재료가 구리일 때 질소 가스 분위기하에서 행해지거나 도체 재료가 금 또는 은과 팔라듐(palladium)의 합금일 때 공기중에서 행해질 수 있다.
보다 상세하게, 도체 재료가 구리일 때, 적층의 소성 온도는 습식 질소 분위기에서 약 50℃/hr의 온도 상승 비율로서 약 850℃까지 상승되어지고, 적층은 4시간에 걸쳐 그 온도에서 유지된다. 그리고나서, 그 온도는 건식 질소 분위기에서 1000℃까지 상승되고 적층온도는 4시간동안 약 1000℃에서 유지된다. 그후 적층은 냉각되어진다.
신호층 위와 아래에 배치된 중공의 유리 미소구가 없는 층들은 얻어진 다층 기판의 평탄성과 기계적 강도를 제공하게 된다. 또한, 기판의 상측과 하측 표면은 그것의 평탄성을 개선하기 위해 접지될 수 있다.
[실시예 1 : (개선된 소성 수축율의 확인)]
다음의 성분들을 혼합하고 혼련하여 슬러리를 얻은 다음에 탈가스처리한 후 닥터 블레이드(doctor blade) 공정으로 약 300㎛의 두께를 갖는 녹색 쉬트를 형성하였다.
알루미나 파우더 100g
보로실리케이트 유리 파우더 200g
다공성의 실리카 유리 파우더 200g
아세톤(용제) 80g
메틸 에틸 케톤(용제) 350g
디부틸 프탈레이트(가소제) 30g
폴리(메틸 메타크릴레이트)(결합제) 100g
그리고나서, 녹색 쉬트를 블랭킹(blanking)에 의해 9×9㎝의 성형편으로 형성하고 이어서, 구리 페이스트(paste)를 그 표면위에 발라 스크린 인쇄 공정에 의해 도체 재료의 라인을 형성하였다.
이후에, 8개의 녹색 쉬트를 층들로서 적층하고, 10㎫의 압력을 80℃에서 적층화된 녹색 쉬트들에 인가하여 일체화한 후, 일체화된 적층을 1000℃에서 그 시간동안 소성하여 다층 기판을 얻었다.
제 4 도에 도시된 바와같이, 얻어진 기판은 18%의 소정 수축율을 가졌다. 즉, 소성 수축율은 다공성 실리카 유리 파우더가 없는 종래의 다층 기판(16%)보다 2% 더 높았다.
[실시예 2 : (신호층과 강화층으로 구성된 다층 기판의 형상화)]
다음의 성분들을 혼합하고 혼련하여 슬러리를 얻은 다음에 탈가스처리를 하여 닥터 블레이드 공정에 의해 300㎛의 두께를 갖는 녹색 쉬트를 형성하였다.
멀라이트 파우더 100g
보리실리케이트 유리 파우더 100g
다공성의 실리카 유리 파우더 50g
중공의 실리카 미소구 50g
아세톤(용제) 80g
메틸 에틸 케톤(용제) 350g
디부틸 프탈레이트(가소제) 30g
폴리(메틸 메타크릴레이트)(결합제) 100g
그리고나서, 녹색 쉬트를 블랭킹에 의해 9×9㎝의 성형편으로 형성하여 일체화하였다. 이어서, 구리 페이스트를 8장의 녹색 쉬트의 표면위에 발라 스크린 인쇄 공정에 의해 도체 재료의 라인을 형상하였다.
이후에, 다음의 성분들을 혼합하고 혼련하여 슬러리를 얻었다. 그리고 탈가스처리를 하여 닥터 블레이드 공정에 의해 300㎛의 두께를 갖는 녹색 쉬트를 형성하였다.
알루미나 파우더 200g
보로실리케이트 유리 파우더 100g
실리카 유리 파우더 200g
아세톤(용제) 80g
메틸 에틸 케톤(용제) 350g
디뷰틸 프탈레이트(가소제) 30g
폴리(메틸 메타크릴레이트)(결합제) 100g
그리고나서, 녹색 쉬트를 블랭킹에 의해 9×9㎝의 성형편으로 형성하여 강화층용 녹색 쉬트를 얻었다.
이후에, 강화층용의 각 녹색 쉬트를 신호층용의(모두 8장) 각 녹색 쉬트의 상측과 하측 표면에 입혔다. 그리고 그 쉬트들을 층들로서 적층하였고, 10㎫의 압력을 80℃에서 얻어진 적층에 인가하여 일체화한 후, 일체화된 적층을 5시간동안 1000℃에서 소성하여 다층 기판을 얻었다.
강화층과 신호층 사이에는 크랙킹과 박리현상이 관찰되지 않았다.
제 5 도는 모두 다공성의 실리카 유리 파우더를 중공의 실리카 미소구로 대체한 것을 제외하고 신호층용의 상기의 녹색 쉬트의 조성과 동일한 조성을 갖는 통상의 중공의 실리카 미소구 포함 녹색 쉬트와 강화층용의 상기의 녹색 쉬트의 소성 수축율 곡선을 도시한 것이다. 예로서, 전자는 18%의 소성 수축율을 갖으며 후자는 13%의 소성 수축율을 갖는다.
이와 상응하게, 그들 사이에서의 소성 수축율의 차이는 5%이다.
그러므로, 이들 녹색 쉬트를 결합하여 일체화하면, 소성후에 얻어진 다층 기판은 제 7 도에 도시된 바와같이 크렉킹과 박리의 문제를 겪는다. 제 7 도에서, 참조번호 21, 22는 녹색 쉬트와 소결된 유리 세라믹층 모두를 표시하는 신호층과 강화층을 각각 나타낸 것이다.
제 6 도는 강화층용의 녹색 쉬트의 소성 수축율과 상술한 실시예에서 얻어진 신호층(중공의 실리카 미소구와 다공성 실리카 유리 파우더로 구성)에 대한 소성 수축율을 도시한 것이다. 제 6 도에 도시된 곡선은 강화층의 수축 작용이 신호층에서 관찰된 것과 거의 일치하다는 것을 나타낸다.

Claims (8)

  1. 주성분으로서 유리 파우더와 세라믹 파우더를 포함하는 녹색 쉬트들을 형성하고, 녹색 쉬트들을 적층하고, 적층된 녹색 쉬트들을 소성하여 다층 유리 세라믹 기판을 형성하는 단계로 구성되는 다층 유리 세라믹 기판의 제조방법에 있어서, 적어도 하나의 녹색 쉬트가 상기 유리 파우더의 일부분으로서 졸-겔 방법으로 제조된 다공성의 파우더를 포함하며, 상기 다공성의 유리 파우더가 다공성 실리카 파우더인 것을 특징으로 하는 다층 유리 세라믹 기판의 제조공정.
  2. 제 1 항에 있어서, 상기 유리 파우더가 소성중에 유화되고 낮은 유화점을 갖는 유리 파우더와 소성중에 유화되지 않고 높은 유화점을 갖는 유리 파우더를 포함하는 것을 특징으로 하는 다층 유리 세라믹 기판의 제조방법.
  3. ⅰ) 주성분으로서 세라믹 파우더, 유리 파우더, 중공의 유리구 및 졸-겔 방법으로 제조된 다공성의 유리 파우더로서 다공성 실리카 파우더를 포함하는 제 1 녹색 쉬트를 형성하고, ⅱ) 각 제 1 녹색 쉬트상에 상호접속층을 형성하고, ⅲ) 상호접속층으로 제 1 녹색 쉬트를 적층하는 것에 의해 신호층을 형성하는 단계, 주성분으로서 세라믹 파우더와 유리 파우더를 포함하는 상측과 하측의 녹색 쉬트 사이에 상기 신호층을 삽입하는 단계, 상기 삽입된 신호층을 소성하여 다층 유리 세라믹 기판을 형성하는 단계로 구성되는 것을 특징으로 하는 다층 유리 세라믹 기판의 제조방법.
  4. 제 3 항에 있어서, 상기 다공성 유리 파우더의 양은 소성중에 상기 상측과 하측의 녹색 쉬트의 크랙킹 또는 박리를 방지하도록 하기 위해 소성중에 상기 제 1 녹색 쉬트의 수축이 상기 상측과 하측의 녹색 쉬트의 수축에 필적하도록 선택되는 것을 특징으로 하는 다층 유리 세라믹 기판의 제조방법.
  5. 제 3 항에 있어서, 상기 상측과 하측 녹색 쉬트 내의 상기 유리 파우더가 소성중에 유화되는 낮은 유화점을 갖는 유리 파우더와 소성중에 유화되지 않는 높은 유화점을 갖는 유리 파우더를 포함하는 것을 특징으로 하는 다층 유리 세라믹 기판의 제조방법.
  6. 제 3 항에 있어서, 상기 상호 접속층이 구리로 만들어지는 것을 특징으로 하는 다층 유리 세라믹 기판의 제조방법.
  7. 제 3 항에 있어서, 상기 신호층에서 상기 세라믹 파우더가 알루미나이고, 상기 유리 파우더가 보로실리케이트 유리이고, 상기 다공성 유리 파우더가 다공성 실리카 파우더인 것을 특징으로 하는 다층 유리 세라믹 기판의 제조방법.
  8. 제 3 항에 있어서, 상기 소성이 약 1000℃에서 행해지는 것을 특징으로 하는 다층 유리 세라믹 기판 제조방법.
KR1019920006137A 1991-04-12 1992-04-13 다층 유리 세라믹 기판의 제조방법 KR950000693B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-079457 1991-04-12
JP3-079457 1991-04-12
JP3079457A JPH04314394A (ja) 1991-04-12 1991-04-12 ガラスセラミック回路基板とその製造方法

Publications (2)

Publication Number Publication Date
KR920019708A KR920019708A (ko) 1992-11-19
KR950000693B1 true KR950000693B1 (ko) 1995-01-27

Family

ID=13690412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006137A KR950000693B1 (ko) 1991-04-12 1992-04-13 다층 유리 세라믹 기판의 제조방법

Country Status (5)

Country Link
US (1) US5458709A (ko)
EP (1) EP0508821A3 (ko)
JP (1) JPH04314394A (ko)
KR (1) KR950000693B1 (ko)
CA (1) CA2065537C (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
JPH0645759A (ja) * 1992-07-22 1994-02-18 Fujitsu Ltd 多層セラミック回路基板の製造方法
US6258191B1 (en) * 1998-09-16 2001-07-10 International Business Machines Corporation Method and materials for increasing the strength of crystalline ceramic
US6214746B1 (en) * 1999-05-07 2001-04-10 Honeywell International Inc. Nanoporous material fabricated using a dissolvable reagent
US6171687B1 (en) 1999-10-18 2001-01-09 Honeywell International Inc. Infiltrated nanoporous materials and methods of producing same
US6627669B2 (en) 2000-06-06 2003-09-30 Honeywell International Inc. Low dielectric materials and methods of producing same
US6444715B1 (en) 2000-06-06 2002-09-03 Honeywell International Inc. Low dielectric materials and methods of producing same
US20040176488A1 (en) * 2000-06-06 2004-09-09 Shyama Mukherjee Low dielectric materials and methods of producing same
US6423811B1 (en) 2000-07-19 2002-07-23 Honeywell International Inc. Low dielectric constant materials with polymeric networks
US6469123B1 (en) 2000-07-19 2002-10-22 Honeywell International Inc. Compositions and methods for thermosetting molecules in organic compositions
US20020022708A1 (en) 2000-07-19 2002-02-21 Honeywell International Inc. Compositions and methods for thermosetting molecules in organic compositions
US20040102584A1 (en) * 2001-12-03 2004-05-27 Lau Kreisler S. Low dielectric constant materials with polymeric networks
JP3847628B2 (ja) * 2002-01-09 2006-11-22 株式会社ワコム 低電圧駆動回路及び方法
JP2006240020A (ja) * 2005-03-02 2006-09-14 Fuji Photo Film Co Ltd 液体吐出ヘッド及び液体吐出ヘッドの製造方法
US7432133B2 (en) * 2005-10-24 2008-10-07 Freescale Semiconductor, Inc. Plastic packaged device with die interface layer
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss
US20070090545A1 (en) * 2005-10-24 2007-04-26 Condie Brian W Semiconductor device with improved encapsulation
DE102006048465B4 (de) * 2006-10-11 2009-11-26 Kerafol Keramische Folien Gmbh Verfahren zur Herbeiführung eines definierten Schrumpfungsverhaltens eines keramischen Grünfolienabschnittes und Verwendung eines flachen Körpers als Brennunterlage
CN107113969B (zh) * 2015-01-13 2019-06-25 日本特殊陶业株式会社 陶瓷基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599992A (ja) * 1982-07-08 1984-01-19 株式会社日立製作所 多層配線基板の製造方法
US4840653A (en) * 1983-12-22 1989-06-20 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of high-silica glass article
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPS6112091A (ja) * 1984-06-27 1986-01-20 株式会社日立製作所 多層回路基板及びその製造方法
JPS6183674A (ja) * 1984-10-01 1986-04-28 株式会社日立製作所 セラミツク配線基板及びその製造方法
US4865875A (en) * 1986-02-28 1989-09-12 Digital Equipment Corporation Micro-electronics devices and methods of manufacturing same
JPS62206861A (ja) * 1986-03-07 1987-09-11 Hitachi Ltd セラミツクス多層回路板及び半導体実装構造
JPS62252340A (ja) * 1986-04-24 1987-11-04 Matsushita Electric Works Ltd ガラス焼結体およびガラスセラミツク焼結体
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
US4867935A (en) * 1988-02-26 1989-09-19 E. I. Du Pont De Nemours And Company Method for preparing ceramic tape compositions
DK0432907T3 (da) * 1989-11-22 1995-07-10 Johnson Matthey Plc Forbedrede pastasammensætninger
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法

Also Published As

Publication number Publication date
JPH04314394A (ja) 1992-11-05
KR920019708A (ko) 1992-11-19
US5458709A (en) 1995-10-17
EP0508821A2 (en) 1992-10-14
CA2065537A1 (en) 1992-10-13
EP0508821A3 (en) 1993-10-13
CA2065537C (en) 1996-04-09

Similar Documents

Publication Publication Date Title
KR950000693B1 (ko) 다층 유리 세라믹 기판의 제조방법
US5593526A (en) Process for preparing a multi-layer wiring board
JP3687484B2 (ja) セラミック基板の製造方法および未焼成セラミック基板
US5206190A (en) Dielectric composition containing cordierite and glass
JP2610375B2 (ja) 多層セラミック基板の製造方法
US5989484A (en) Multilayer glass ceramic substrate and process for producing the same
JPH0811696B2 (ja) 多層ガラスセラミック基板とその製造方法
EP0476954B1 (en) Method for preparing green sheets
US5122930A (en) High heat-conductive, thick film multi-layered circuit board
JPH06345530A (ja) 多層ガラスセラミック基板およびその製造方法
JP2787026B2 (ja) 低誘電率多層セラミック回路基盤の製造方法
JPH088416B2 (ja) セラミック多層回路基板の製造方法
JP3166850B2 (ja) 低温焼成ガラスセラミックスとその製造方法
JPH0723252B2 (ja) 低温焼結性低誘電率無機組成物
JP2644845B2 (ja) セラミツク多層回路基板及びその用途
JPH07108832B2 (ja) 低誘電率基板およびその製法
JP2553250B2 (ja) 低誘電率セラミックス回路基板の製造方法
EP0204261A2 (en) Multilayer wiring board and method of manufacturing the same
JPH0249265B2 (ko)
JPH0329349A (ja) セラミツク基板材料
JP2513382B2 (ja) 多層ガラスセラミック基板の製造方法
JP2000026163A (ja) 低誘電率基板の製法
JPH06120633A (ja) セラミック配線基板
JPH0666532B2 (ja) ガラス―セラミックス複合基板の製造方法
JP2652229B2 (ja) 積層回路セラミック基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee